管理者

FPGAを使用した半導体ATEのフォーマットおよびタイミング生成

ATEデジタルシステムは従来、シーケンサー、フォーマッター、タイミングジェネレーター、ピンエレクトロニクスで構成されています。設計の各セクションで使用するコンポーネントに関する決定は、主に、必要なパフォーマンス仕様とコストによって決まります。これらのコンポーネントの範囲は、ディスクリートで完全にカスタム化されたASIC、フィールドプログラマブルゲートアレイ、または市販の部品です。

フィールドプログラマブルゲートアレイ(FPGA)は柔軟性を提供し、シーケンサーおよび低/中性能のATEデジタルサブシステムのタイミング/フォーマットに使用されています。

シーケンサーをFPGAに実装すると、ロジック、メモリ、または混合信号のテスト用にデジタルサブシステムをカスタマイズする柔軟性が提供されます。必要なFPGAクロッキングは通常、ターゲットFPGAの仕様の範囲内です。シーケンサーとパターン実行ステージは、通常、競合他社の製品と比較して各システムを独自のものにします。

形式とタイミングの機能は、通常、さまざまなATEプラットフォーム間で類似しています。違いは、サイクル間のエッジ配置の分解能と精度、およびチャネルのデスキューキャリブレーションに使用されるファインスキューコントロールにあります。多くの場合、ピンエレクトロニクスICでは細かいデスキュー制御が利用できます。

FPGAはタイミングとフォーマット機能に成功裏に使用されていますが、システムパフォーマンス要件が50-100Mhz以上のパターンレートに増加し、システムエッジの配置精度が1ns未満になると、FPGAはすぐに制限要因になります。 FPGA I / O構造のSERDESエンジンは100ps未満の分解能を提供できますが、エッジ間のタイミング配置にこの信頼性を実装すると、設計時間が増加し、設計者はより大きくてより高価なFPGAを選択する必要があります。

SERDESブロックの最も一般的な使用法は、PCIeなどのさまざまな通信プロトコル用です。FPGA設計ツールは、これらの機能を設計および特性評価するための優れたツールを提供します。これらのSERDESブロックを使用してタイミングセクションを設計する場合、設計者はしばしばロードブロッキングに遭遇し、FPGAベンダーから問題を解決するために利用できるツールは限られています。多くの場合、設計者はこれらのタイミング回路の実装と特性評価に予算の10倍のエンジニアリング時間を費やしています。典型的な問題には、チャネル間で一貫性のない直線性、許容可能なジッターより高い、実行から実行への設計のルーティングの困難さなどがあります。

設計者はチャネル数を増やすことを試みるので、より大きくてより高価なFPGAに移行する必要があります。これまで、設計者はより高速で大規模なFPGAを低コストで活用することができました。ただし、最近では、FPGA企業の焦点は、データセンターおよび人工知能市場に対応するための計算能力を高めることです。このようにコンピューティングエレメントを追加すると、コストが増加し、ATE設計者にとってのメリットが最小限またはマイナスになります。さらに、ATE市場に対応する古いデバイスのコストは、特に大きなデバイスの場合、劇的に上昇し始めています。これにより、FPGAだけで、より大きなFPGAを使用してより高いチャネルATEのコストを最大$50 /チャネルに押し上げました。

200 MHz以上のパターンレートでより高性能のATEを実現するには、カスタムまたは市販のフォーマットおよびタイミングジェネレーターICを使用する必要があります。その後、設計のシーケンサー部分に妥当なコストのFPGAを使用できます。

市販のタイミングジェネレーターを使用すると、小規模なATE企業がデジタルATE計測のパフォーマンスラダーを移行できます。これらのチップは、制約の厳しいFPGA I / Oを必要とせずに、高性能ピンドライバーにインターフェースするように設計されています。

ハイエンドのパフォーマンスを備えたタイミングチップを購入することで、設計、特性評価、テスト時間を短縮できるだけでなく、より高性能なデジタルATE仕様を提供しながら、チャネルあたりのコストを削減できます。タイミング精度はベンダーによって指定されており、システムテストでこれらのパラメーターの広範な特性評価や製造テストを行う必要はありません。

商用タイミングチップは、最終的にATE社の開発コストと市場投入までの時間、およびシステム全体のコストを節約すると同時に、より高いエンドパフォーマンスへの道を提供します。

MIPI仕様とテスト

モバイル業界プロセッサインターフェイス(MIPI®)規格は、スマートフォン、タブレット、ラップトップ、ハイブリッドデバイスなどのモバイルデバイスの設計に関する業界仕様を定義しています。 MIPIインターフェースは、5Gモバイルデバイス、コネクテッドカー、モノのインターネット(IoT)ソリューションで戦略的な役割を果たします。 MIPI規格は、MIPID-PHY®、M-PHY®、C-PHY®の3つの固有の物理(PHY)レイヤー仕様を定義しています。 MIPI D-PHYおよびC-PHY物理層はカメラおよびディスプレイアプリケーションをサポートし、高性能カメラ、メモリ、およびチップ間アプリケーションはM-PHY層の上でサポートされます。

MIPIは、Intel、Nokia、Samsung、Motorola、TI、STなどのモバイル業界のリーダーのコラボレーションであるMIPI Allianceによって管理されています。MIPIAllianceの目的は、モバイルアプリケーションプロセッサへのインターフェースのオープンスタンダードを推進することです。これにより、モバイルユーザーに新しいサービスをより速く提供することができます。

モバイル市場では、MIPIアライアンスの仕様は、モバイルネットワークで動作するモバイルデバイスを対象としています。典型的なデバイスは、スマートフォン、タブレット、ラップトップ、ハイブリッドデバイスです。 MIPI Allianceは、物理層、マルチメディア、チップ間またはプロセッサ間通信(IPC)、制御/データ、デバッグ/トレース、およびソフトウェア統合アプリケーションに関するメーカーのさまざまなニーズに対応する仕様を提供します。

すべての仕様は、成功するモバイル設計に不可欠な3つの特性に対処するように設計されています。1)低電力でバッテリー寿命を維持。 2)機能豊富でデータ集約型のアプリケーションを可能にする高帯域幅、3)無線とデバイス内の他のサブシステム間の干渉を最小限に抑える低電磁干渉(EMI)。

スマートフォン

スマートフォン業界は、MIPI仕様の最大の単一市場です。すべての主要なチップベンダーはMIPI Alliance仕様を使用しており、市場に出ているすべてのスマートフォンには少なくとも1つのMIPI仕様が含まれています。 MIPI仕様は何億ものスマートフォンで使用されています。

MIPI Allianceの仕様は、デバイスのインターフェイスのニーズのすべてをカバーしています。仕様は、モデム、アプリケーションプロセッサ、カメラ、ディスプレイ、オーディオ、ストレージ、アンテナ、チューナー、パワーアンプ、フィルター、スイッチ、バッテリー、センサー、およびその他のコンポーネントを統合するために適用できます。

テクノロジが設計を簡素化し、設計コストを削減し、効率的で高性能な製品の市場投入までの時間を短縮するため、コンポーネントベンダーとデバイスメーカーはMIPIアライアンス仕様を使用しています。そして基本的に、各仕様はモバイルデバイスに必要な3つのパフォーマンス特性を確保するために最適化されています。低電力でバッテリ寿命を維持し、高帯域幅で機能豊富なアプリケーションを実現し、低電磁干渉(EMI)で無線とサブシステムのパフォーマンスを最適化します。

タブレット、ラップトップ、ハイブリッドデバイス

モバイル機能とコンピューティング機能を統合するデバイスは、MIPIアライアンス仕様の重要な市場です。 MIPI仕様は、タブレット市場の確立と発展に役立ちました。PC業界の多くの組織は、モバイル接続ラップトップ、タブレット/ラップトップハイブリッド、およびその他のデバイスでMIPI仕様を使用しています。これらのデバイスのMIPI仕様の一般的な使用例には、高解像度ディスプレイの電力消費の接続と管理、カメラまたはディスプレイを接続するためのヒンジを介して配置されるワイヤの数の最小化などがあります。

 仕様書

MIPI仕様は、シグナリング特性やプロトコルなどのインターフェイステクノロジーのみに対応しています。アプリケーションプロセッサや周辺機器全体を標準化するものではありません。 MIPI仕様を利用する製品は、多くの差別化機能を保持します。共通のMIPIインターフェースを共有する製品を有効にすることで、システム統合は以前よりも負担が少なくなる可能性があります。[8]

MIPIは、エアインターフェイスまたはワイヤレス通信規格に依存しません。 MIPI仕様はアプリケーションプロセッサと周辺機器のインターフェイス要件のみに対応しているため、MIPI準拠の製品は、GSM、CDMA2000、WCDMA、PHS、TD-SCDMAなどのすべてのネットワークテクノロジーに適用できます。

MIPIによる仕様の一部は次のとおりです。

  • カメラシリアルインターフェースディスプレイシリアルインターフェース
  • ディスプレイピクセルインターフェイス
  • システム電源管理インターフェース(SPMI)
  • SoundWire、2014年に導入[12]

MIPI CSIインターフェイス

CSIはCamera Serial Interfaceの略です。ホストプロセッサとカメラモジュール間の高速シリアルインターフェイスを指定します。図2は、MIPI CSI-2インターフェイスを示しています。

MIPI CSI-2インターフェイスの機能は次のとおりです。

  • イメージセンサーとアプリケーションプロセッサ間の高性能シリアルインターフェイスです。
  • 最大4本のデータラインを備えたD-PHY物理層を使用し、約4Gbpsのデータスループットを提供します。
  • 図に示すように、カメラ制御機能に使用される個別のI2C準拠インターフェース。
  • MIPI CSIインターフェイスには、次の利点があります。
  • スケーラビリティー•低電力•信頼性の向上•システムコストの削減

MIPI DSIインターフェイス

 DSIはDisplay Serial Interfaceの略です。高速で高性能なシリアルインターフェースです。 DSIインターフェースは、アプリケーションプロセッサとディスプレイモジュール(またはディスプレイブリッジIC)間の効率的で低消費電力かつ少ないピン数の接続を提供します。物理層としてMIPI D-PHYを使用します。 MIPI D-PHYの機能は次のとおりです。

  • 4つのデータラインと1つの共通の差動ラインを使用します
  • 最大1Gbpsのスループットを達成できます。
  • ピクセルコマンドとデータコマンドの両方が、プロセッサとディスプレイICの間で単一の物理ストリームにシリアル化されます。ステータスは、ディスプレイICからアプリケーションプロセッサに伝えられます。

MIPIテスト

MIPIの設計とシミュレーション

進化するデータストレージ、データ転送、ディスプレイ、カメラ、メモリ、電力、およびMIPI仕様で定義されているその他の要件に対応するモバイルデバイスを設計する必要があります。顧客は、マルチメディアコンテンツの高性能、リアルタイムストリーミング、および機能豊富なアプリケーションを求めています。

MIPIトランスミッターテスト

MIPIトランスミッターデバイスのパフォーマンスをテストして、それが伝送ラインの受信端での信号の不純物の根本原因ではないことを確認する必要があります。 MIPI D-PHY、M-PHY、およびC-PHYにはすべて、送信機テストに固有の課題があります。数百のテストを実行する場合、自動化されたコンプライアンステストソフトウェアを使用して、テスト時間を大幅に節約できます。

MIPIレシーバーテスト

MIPIレシーバーデバイスをテストして、入力信号のデジタル信号コンテンツを正しく検出できることを確認する必要があります。最悪のストレス条件に対してテストして、伝送チャネルの信号劣化を説明することが重要です。 MIPIレシーバーのパフォーマンスをテストするには、正確な高速信号刺激とビットエラー検出機能が必要です。自動コンプライアンステストソフトウェアを使用すると、設計のすべての主要なパラメーターをすばやくテストできます。

MIPIプロトコルテスト

プロトコルの検証は、主にインターフェース層で行われます。 MISI仕様のPHYレイヤーでは、CSI-2、DSI-1、DigRF、CSI-3、UFS、UniPro、SSIC、MPCIeなど、さまざまなプロトコルがサポートされています。各プロトコルには、独自の要件とテストがあります。 MIPI D-PHYプロトコルとM-PHYプロトコルの両方で、物理層とリンク層の間、およびトランスポート層と高レベルアプリケーション層の間にスタックがあります。エラーが存在する場所を正確に特定するには、そのスタックを「確認」できることが理想的です。

MIPIインターフェースで5Gスマートフォンを実現する方法

ハイエンド5Gスマートフォンの最初の波(フェーズ1)は、現在市場に出ているハイエンド4Gデバイスの拡張になると予想されます。主要な機能強化には、新しい5G NR RFサブシステムの追加と、より良いユーザーエクスペリエンスとより豊かなマルチメディア機能を可能にする他のサブシステムの進化が含まれます。たとえば、これらの5Gスマートフォンには、高フレームレート/スローモーションビデオキャプチャ機能、拡張マイクアレイ、マルチチャネルオーディオ、ステレオスピーカーを備えた3〜4台の高解像度リアカメラが搭載されている場合があります。

5Gモデムとアプリケーションプロセッサは、カメラ用のCSI-2やディスプレイ用のDSI-2などのMIPI仕様、および低電力、高帯域幅、ピン効率の良いMIPI D-PHYまたはC-PHY物理層を使用します。 。 5G設計では、RFフロントエンドデバイス制御用のMIPI RFFE、および高性能フラッシュストレージ用のM-PHYを備えたMIPI UniProがすべてユビキタスになりつつあります。 MIPI I3C、SoundWire、SLIMbus、および今後のVGI仕様は、今後の多くの5Gスマートフォンプラットフォームにも採用される予定です。

MIPI CSI-2

MIPI CSI-2は、モバイルおよびその他の市場で最も広く使用されているカメラインターフェイスです。使いやすさと、1080p、4K、8K以上のビデオ、高解像度の写真など、幅広い高性能アプリケーションをサポートする機能により、広く採用されています。

設計者は、モバイルデバイスでのシングルカメラまたはマルチカメラの実装にMIPI CSI-2を快適に使用できます。このインターフェースは、ヘッドマウントバーチャルリアリティデバイスのカメラを相互接続するためにも使用できます。インフォテインメント、安全、またはジェスチャーベースの制御のための自動車用スマートカーアプリケーション。クライアントコンテンツ作成および消費製品のイメージングアプリケーション。カメラドローン; IoTアプライアンス;ウェアラブル;および3D顔認識セキュリティまたは監視システム。

最新のリリースであるMIPI CSI-2 v3.0は、モバイル、クライアント、自動車、産業用IoT、医療などの複数のアプリケーションスペースでマシンを認識できるようにするために設計された仕様を強化します。 RAW-24は、24ビットの精度で個々の画像ピクセルを表すためのもので、マシンが高品質の画像から判断できるようにすることを目的としています。たとえば、自動運転車は、画像の暗闇が無害な影なのか、回避すべき道路のくぼみなのかを解読できます。スマート関心領域(SROI)-画像の分析、アルゴリズムの推論、およびより適切な推定を行うために-たとえば、工場の機械でコンベヤーベルトの潜在的な欠陥をより迅速に特定したり、医療機器でそのような異常をより確実に認識したりできます。腫瘍として。また、統合シリアルリンク(USL)(イメージセンサーモジュールとアプリケーションプロセッサ間の接続をカプセル化するため)は、オールインワンやコンテンツ作成などの生産性とコンテンツ作成のためにIoT、自動車、クライアント製品に必要な配線の数を減らすために重要です。ノートブックプラットフォーム。

MIPI CSI-2は、MIPI Allianceの2つの物理層、MIPI C-PHY v2.0またはMIPI D-PHY v2.5のいずれかに実装できます。これは、以前のすべてのMIPI CSI-2仕様と下位互換性があります。パフォーマンスはレーンスケーラブルで、たとえば、3レーン(9線)MIPI C-PHY v2.0インターフェイスを使用して最大41.1 Gbps、または4レーン(10線)MIPI D-PHYを使用して18 Gbpsを提供します。 MIPI CSI-2 v2.1でのv2.5インターフェース。

MIPI仕様ベースのデバイスのテスト

半導体デバイスメーカーの最新の傾向は、単一のデバイスに複数の高速MIPI®仕様ベースのポートを追加することです。これにより、画像やディスプレイを多用するアプリケーションの機能豊富な実装が可能になりますが、自動テスト装置(ATE)で高故障カバレッジテストソリューションの作成を担当する生産テストエンジニアにとっても大きな課題となります。このような障害カバレッジは、多くの場合、レガシーATEの制限とテスト対象のMIPIプロトコルの複雑さを同時に処理しながら、並列で高速なシステム指向の機能テストを作成することを伴います。

MIPIによって定義された3つの高速PHY層標準があり、それらはさまざまなアプリケーションに使用されます。

  • D-PHYは可変速度の単方向クロック同期ストリーミングインターフェイスで、低速のインバンドリバースチャネルを備え、カメラ(CSI)およびディスプレイ(DSI)のインターフェイスをサポートしています。
  • M-PHYは、カメラ(CSI)、ストレージ(UFS)、DigRF、およびプロセッサー間通信に使用されるUniPro、LLI、SSIC、M-PCIeなどのインターフェースをサポートする、パフォーマンス主導の双方向パケット/ネットワーク指向のインターフェースです。
  • C-PHYは可変速度の単方向、組み込みクロックストリーミングインターフェイスで、低速のインバンドリバースチャネルを備え、カメラ(CSI)およびディスプレイ(DSI)のインターフェイスをサポートします。

各インターフェイスは、クロッキング方法、チャネル補償、ピン数、最大振幅、データレートとフォーマット、ポートあたりの帯域幅、データエンコーディング、クロックリカバリなど、幅広いパラメーターを提供します。 D-PHY、M-PHY、およびC-PHY MIPIインターフェイスは、ユーザーがアクセスできないため、コンプライアンスプログラムによって制御されません。ただし、半導体ベンダーとシステムインテグレーターは、コンポーネント間の相互運用性を確保するために、仕様への適合性の検証が重要です。

コンポーネントのMIPI仕様とConformance Test Suite(CTS)要件は非常に複雑であり、それらのテストは困難です。シグナルインテグリティが維持されていることを確認しながら被試験デバイス(DUT)に接続し、DUTにストレスをかけずにワーストケースの刺激を作成したり、DUTからテスト結果情報を取得したりすることは、このような課題の例です。

BERテストソリューションは、正確な高速信号刺激とビットエラー検出機能を提供することにより、あらゆるタイプのMIPIレシーバーを正確にテストする柔軟性を提供します。より複雑なC-PHYおよびD-PHY信号刺激は、高性能任意波形発生器で対処できます。自動テストソフトウェアは、再現性と精度を確保しながら、テストの開発と実行時間を短縮するのに役立ちます。

ATEの競争優位性を高める

Elevateは、次世代自動テスト装置(ATE)の設計向けの革新的で低消費電力の高密度コンポーネントの大手サプライヤーです。 Elevate製品を中心に設計されたシステムは、利用可能な最高密度、最低消費電力のソリューションを一貫して提供してきた実績があり、ATE市場において競争上の優位性を持ち、ますます増加するエンドユーザーの価値を提供しながら、新しいトレンドや課題にうまく適応できます。

Elevateは、さまざまなレベルの統合を備えたATE市場向けの幅広いソリューションを提供し、システムオンチップ(SOC)テスト、メモリテスト、バーンイン中のテスト(TDBI)などの複数のエンドユーザーセグメントの固有の要件に対応できます)、インサーキットテスト(ICT)以降。

Elevateの使命は、業界で最も複雑なATEの課題に対処するワールドクラスのテスト集積回路(IC)を提供することにより、半導体およびシステムテストのお客様にサービスを提供することです。テストのコストをできるだけ低くすることを目標に、最低電力/最高密度のソリューションを設計することにより、現在および将来にわたって、お客様の期待を超えるよう努めています。 

導入の昇格

ELEVATE:統合テスト技術における世界のリーダー

半導体テストの基礎:
テクノロジー愛好家は、高密度の集積回路内のトランジスタの数が2年ごとに2倍になるムーアの法則を知っています。これらのチップがどのように設計、製造、およびテストされるかについて考える人はほとんどいません。電子機器のシリコン含有量が増加すると、機能性が指数関数的に増加し、サイズ、電力、およびコストを削減する必要があります。製造上の欠陥がないかチップをテストする必要性は、動作するコンポーネントを提供し、長寿命性能を確保するために不可欠です。生産で行われるテストは、適切に包括的で、可能な限り低いコストでなければなりません。誰かがこれらすべてのICをテストするチップを作成する必要があります。その会社はElevATE Semiconductorです。

ElevATEでは、電力、速度、電圧、およびチップが動作するように設計されたシステム全体の主要なパラメーターから半導体のすべての機能をテストする集積回路を設計および構築します。時間の経過に伴う、処理の欠陥やパフォーマンス、またはパラメータ全体の変動を特定できます。当社のソリューションは、すべてのデータI / Oを提供し、パラメータを測定し、供給電力、および被試験デバイス(DUT)への電力応答を測定します。当社の回路は、データセンターアプリケーションで使用される最新の高速サーバープロセッサ、メモリモジュール、人工知能(AI)FPGAを特徴付けるのに十分正確です。

私たちのチーム:
エンジニアに尋ねると、テストエンジニアは特別な品種であると言われます。私たちの創設者と私たちのチームの多くは、90年代初頭から半導体のテストスペースにいます。 2012年にIntersilがスピンアウトしたElevATEの遺産は、多くのソリューションが最初に設計されたPlanetATEとして2000年初頭にまで遡ります。当社の顧客には、最大の半導体テスト会社、スタートアップテスト会社、テストハウス、および半導体メーカーが含まれます。彼らは10年以上前にデザインインされた製品を調達し、今日も生産ボードで出荷を続けています。私たちは新しいデザインが少なくともその長い間利用できるようになることを期待しています。

私たちのアプローチ:
お客様の進化する課題により、次世代の製品が決まります。半導体テストは、テスト時間の短縮に向けて、より多くのデバイスを同時にテストすることで、テスト時間の短縮に向けて前進を続けています。さらに高速かつチャネル数の多い環境で可能な限り低い電力を求める要求が高まっているため、エンジニアがプロセスと設計の限界に挑戦することは困難です。

私たちはテストに重点を置いており、品質の重要性は設計、製造、およびサポートプロセスにとって重要であることを認識しています。 ElevATEはISO9001認定を受けており、継続的な改善組織です。当社の製品は、お客様のボード上でホームを見つける前に、徹底したテストと特性評価を経て厳格な認定を受けています。実際、各チップは、出荷の準備が整う前に3,000を超えるアナログテストを受けます。

私たちは、お客様のさまざまな技術的ニーズに合わせて製品をカスタマイズする方法を数多く提供しています。最先端の技術をお持ちの場合、それをテストするために世界最高のテスト回路が必要です。私たちと一緒に、私たちの経験、世界クラスの製品のポートフォリオ、そして私たちのチームが業界で最高である理由を見てください!

SE-DPIN:PXIeおよびカスタムATE計測器用のスケーラブル(16 .. 256+)I / Oカードテクノロジー

Salland Engineeringは、半導体業界向けのカスタムATE機器を開発および構築するための28年以上のサービスを提供しています。 CEO、ポール・ファン・ウルセンは言った。 「高密度の機器を構築することは、常に、適切な利用可能な電力と冷却の範囲内でパフォーマンス、密度/スループットの間の適切なバランスをチャネルあたり適切なコストで見つけることです。」

これらの課題に対処するために、SallandはInstrument IP自体を設計することを決定しました。これにより、実績のある利用可能なビルディングブロックを活用して、適切なコストで高性能と超高密度を実現できます。

Sallandの「既製」のカスタムOEM機器ソリューションを使用すると、わずかなコストで最小限のリスクでATE機器を構築できます。この点で、SallandはElevateと同様のアプローチに従って、カスタムアプリケーションの標準ソリューションを構築しています。

Sallandの最新の概念実証は、ElevateのMystery Octal SOC ASICに基づくスケーラブルな200MHz DPin IOテクノロジーです。これは、8つのミステリーICを搭載した64ch PXIeカードで、以下の機能を備えています。

  • PXIe形式の64(/ 32)チャネル、200MHz /最大500MepsデジタルI / Oカード
  • ElevATE Mystery ASICおよびFPGAベースのタイミングジェネレーターに基づく
  • 最大256チャネル以上の16チャネルのブロックで拡張可能なアーキテクチャ
  • テクノロジーはあらゆる種類のフォームファクタで使用できます。モジュール、ATE、PXIeなど

山とミステリーASICのSallandは、PXIeカードの厳密な電力/スペース要件に適合するように設計された空冷ソリューションで、チャネル数と速度を劇的に向上させることができました。 

空冷式の

SE-DPIN:PXI I / Oカードの仕様

フォームファクタ シングルスロット、3U PXI
#チャネル 64(または32)の独立したI / O
大きなベクトルメモリ 256Mベクトル
スキャンメモリ 最大4Gベクトル(オプション)
エラーメモリ 1K
最大ベクトルレート 200MHz(39ps解像度)、最大500Meps
最大オフセット(DGS – GND) ±300mV
高電圧モード
周波数範囲 100Hz…50MHz
電圧範囲 -2.0Vから+ 6.0V
高速モード 高速モードシングルエンド/差動LVDS
周波数範囲 100Hz…200MHz
電圧範囲 0.0V〜+ 4.0V
IOカードへのブロック
COVID19

CEOのCOVID-19アップデート

私たちの焦点は常に、業界で最高品質/最高密度のテストICと最高のサポートを提供することにより、お客様を成功に導くことにあります。 COVID-19の進化する状況を考慮して、多くの人がELEVATEの注文処理機能について質問してきたので、それに応じて計画できるように更新を提供したいと思いました。

ELEVATEには、COVID-19で経験しているような予期できない状況に対処するためのビジネス継続性計画(BCP)が長い間導入されてきました。そのため、ELEVATEは、顧客の混乱を最小限に抑えるために投資を行い、大規模な上場企業よりも多くの在庫を、製品ポートフォリオ全体で保持しています。

これらの投資は混乱を最小限に抑えますが、完全になくすわけではありません。サプライチェーンの特定の領域で遅延が見られましたが、これらの減速の多くに対処するために、製品が手元にあり、注文どおり(この状況が発生するかなり前)であることを保証できます。ミステリーやホイットニーなどの新製品は、現在製造、テスト、パッケージ化されており、現在開発中のすべての製品について作業が続けられています。 

注文の標準的なリードタイムは8週間ですが、その期間内の迅速な発送はわずかな料金で利用できます。私たちは、供給をより適切に計画し、問題があれば事前に通知することができる、将来を見据えた拘束力のない予測を提供できるすべてのお客様にお願いします。 

ELEVATEのチームは、この前例のない時間の間にあなたをサポートし続けるために熱心に取り組んでいます。このアップデートでは対応できない特定のニーズがある場合は、直接ご連絡ください。状況の変化に応じて、必要に応じて更新を続けます。

宜しくお願いします、

デビッド・J・ケニヨン

Elevate DPS –次世代のテストを強化

デバイス電源(DPS)半導体は、柔軟な電圧および電流の力測定機能を提供し、幅広いテストアプリケーションのニーズに対応します。当社のDPS製品ポートフォリオには、最大8つの独立したチャネルを組み込んだ統合システムオンチップ(SOC)ソリューションが含まれています。インターフェイス、制御、I / Oはデジタルで、すべてのアナログ回路がチップに統合されています。

Elevate DPS –市場をリードする機能

  • 業界で最も低いヘッドルーム。最大5倍の電力効率。
  • 省スペース。 2〜4倍の改善でクラス最高の密度。
  • クラスをリードする強制電圧範囲。 (60V操作ウィンドウ)  
  • 特許取得済みの「グリッチフリー」電圧範囲の変更。
  • 内蔵の電圧および電流クランプにより、DUT保護が可能になります。
  • 100Aを超える実証済みの動作を備えたギャング可能なDPS。
  • 非常に速い負荷過渡応答時間
  • 高精度PMU機能

ElevATE DPS製品は、現在および将来のATEテスト装置の電力および面積密度の要件を満たしています。フットプリントを削減しながらDPSの電力効率を最大化することにより、ATE機器メーカーは、テストソリューションにチャネルを追加して、より多くのICをテストできるようになりました。

Elevate DPS –注目の製品

ベスビオ– 高度に統合されたOctal SOC Device Under Test(DUT)電源ソリューション。ベスビオは、クラストップの超低消費電力を特徴とし、フットプリントを削減します。ベスビオの詳細についてはこちらをご覧ください。  https://www.ElevATEsemi.com/vesuvius/

ホイットニー – -60Vから+ 60Vの範囲内でクラス最高の60V動作ウィンドウを持つデュアルチャネル1A対応DPS。ホイットニーの詳細をご覧ください。 https://www.ElevATEsemi.com/2020products/

高効率DPS – グリッチのないアーキテクチャのクアッドチャネルDPS。 Imax = 1Aギャング可能。当社の高効率DPSの詳細をご覧ください。 https://www.ElevATEsemi.com/2020products/

ElevATEsのすべてのDPS製品の詳細については、次のWebサイトをご覧ください。 https://www.ElevATEsemi.com/products-dps/

ElevATE Semiconductorについて

ElevATE Semiconductorは2012年に設立され、自動車、メモリ、5G、産業用、LCD、データセンター市場向けの自動テスト装置(ATE)半導体の設計および製造業界です。詳細は www.ElevATEsemi.com.

山ミステリー、Pin Electronics Trifectaを実現

テクノロジーが進化し、人工知能、ディープラーニング、機械学習、自動車、IOT、ヘルスケアなどの分野で次世代チップの需要が高まるにつれ、より高速で高密度かつ低消費電力のATE(自動テスト装置)半導体を提供するテクノロジーが必要になります。

ElevATEの目標は、お客様に次の点で革新的なピンエレクトロニクス(PE)ソリューションを提供することです。 速度, パワー、そして 密度。同社の新しいピンエレクトロニクスチップ、 山神秘 速度を50%向上させ、電力を67%削減し、全体のサイズを75%削減するという、この設計の3部構成を実現します。 20年以上にわたるATEの専門知識、回路アーキテクチャの進歩、および最新のサブミクロンテクノロジーの使用を通じてそれを達成します。 

密度。デザイン的には、ミステリーは、コンパクトで効率的なスペースの使用を意味します。テクノロジーにおいては、速度とパワーの間の微妙なバランスも提供します。最新のスマートフォン、データセンターブレード、ATEテストシステムのいずれにおいても、速度、電力、密度の3つの課題は変わりません。 

このトリフェクタがATEシステム設計者にもたらす利点は、3つの軸すべてにわたる柔軟性です。 50%の速度向上により、最新のプロセッサ、SOC、FPGA、およびメモリテクノロジのテストが可能になります。 67%の電力削減により、電力バジェットを増加させることなく、テスト中のピン/デバイスの数を3倍にすることができます。サイズを75%削減することで、現在のアーキテクチャと比較してPCB全体のサイズを拡大することなく、テスト対象のピン数を4倍にすることができます。山ミステリーはこの3連を達成し、ATE製造業者が以前のパフォーマンスの制約のハードルなしで革新するためのスペースを作り出します。

Mt Mysteryが提供するテクノロジーtrifectaは、追加のメリットを生み出します。これにより、Elevateはソリューションコストを削減できます。設計と品質のElevATEs ISO認定と組み合わせることで、これにより、総所有コストの具体的なメリットが得られます。

山ミステリーが利用可能になり、SOC Octal 500Mz統合ピンエレクトロニクスソリューションであり、すべてのアナログ機能と、自動テスト装置用の8つの独立したピンチャネルを作成するために必要なデジタルサポート回路が組み込まれています。

富士山についてミステリーおよびその他のElevates PE製品については、以下をご覧ください。 https://www.elevatesemi.com/products-pin-electronics/

ElevATE Semiconductorについて

ElevATE Semiconductorは2012年に設立され、自動車、メモリ、LCD、業界、IOT市場向けの自動テスト装置(ATE)半導体の設計と製造における世界的なリーダーです。詳細は www.elevatesemi.com.

5Gテスト:問題と意味

5Gとして知られる第5世代の携帯電話技術は、電気通信、自動化、およびコンピューティングの大きな変化を可能にすることを約束します。一部のアナリストや未来派は、インターネット自体よりもさらに大きな方法で社会に革命を起こす可能性があると示唆しています。ただし、5Gのパフォーマンス要件により、IC / SOCテスト、PCBアセンブリテスト、完成したデバイステスト、およびネットワーク機器の適合性テストに関する一連の独自の課題が生じます。


5Gは、国際電気通信連合(ITU-R)によって定義されたIMT-2020パフォーマンス要件の一般名です。 IMT-2020要件を満たすテクノロジーは、第3世代パートナーシッププロジェクト(3GPP)ファミリー標準によって管理されるLong Term Evolution(LTE)およびWiMAXが管理する4G要件を満たすテクノロジーと同様に、テクノロジーを5Gとして販売する場合があります。 Institute of Electrical and Electronics Engineers(IEEE)802.16標準ファミリー–一般に4Gと呼ばれていました。 5Gワイヤレス機器用の3GPPの技術は、New Radioまたは「NR」として知られています。
ポータブルコンピューティングデバイスの接続性の改善に焦点を当てた以前のセルラー世代と同様に、5Gはユーザーが経験したデータレートを桁違いに改善し、レイテンシをほぼリアルタイムレベルに削減します。さらに、5Gは、インテリジェント/自律型車両および仮想現実または拡張現実の正確な測位(GPS衛星を必要としない)などのタイミングクリティカルなアプリケーションのサポートを追加し、モノのインターネット(IoT)アプリケーションおよびロボットシステムのサポートを拡張します。 5G無線は、空間多重化とマルチパスを活用してチャネルパフォーマンスとスペクトル効率を向上させる、ビームフォーミングアンテナと多入力多出力(Massive MIMO)アンテナを利用します。 5Gに必要なパフォーマンスレベルに到達するために、設計者はコンピューティング、メモリ、デジタルおよびアナログ/ RF回路、および半導体を限界まで押し上げます。
さらに、必要とされる適合性テストの複雑さは、セルラーテクノロジーの世代ごとに指数関数的に増大しています。 3GPPリリース14(5G以前の要素を含む)は、完全な適合スイートで約15,000のテストを指定しました。 3GPPリリース15(初期5G)では、約300,000のテストが指定されており、テストの複雑さが20倍に増加しています。 3GPPリリース16(純粋な5G)が追加のテストを指定することを期待する必要があります。これらの数値には、5Gデバイスと機器が共有スペクトルの非5Gデバイスを妨害しないことを示すための共存テストが含まれていないことに注意してください。テストの数が増えると、テストのコストが高くなり、テスト速度とテストの柔軟性を高める必要性が高まります。

5G機器およびデバイスのRFフロントエンド(RFFE)のテストは困難です。エアインターフェイス周波数は450 MHz〜6 GHz(FR1帯域内)および24.25 GHz〜52.6 GHz(FR2帯域内)の範囲であり、ライセンスのないバンド。 5G RFFEの消費電力(特にユーザーデバイス)は、出力周波数が高くなると電力増幅器の効率が低下する傾向があるため、考慮事項になります。さらに、5Gレシーバーとトランスミッターの両方の電源管理アーキテクチャは、信号レベルの変動に非常に敏感である必要があります。これは、5Gリンクが見通し障害によって大きく影響されるより高い周波数を使用している場合、急速に変化します。

高スループットが必要な5G使用プロファイルでは、5Gベースバンド集積回路およびシステムオンチップデバイスは、5G NR基地局装置の一部のSERDESインターフェイスで毎秒32ギガビットのオーダーの非常に高速なデータレートを使用します。ナイキストシャノンサンプリング定理は、データレートの少なくとも2倍のクロックレートを必要とします。これは、テストシステムのサンプリングクロックが、より高い5Gエアインターフェース周波数以上の速度で実行されることを意味します。これは、シグナルインテグリティテストの設計に大きな影響を与えますフィクスチャと回路。同様に、5Gのレイテンシ要件はエンドツーエンドで1ミリ秒以下です。これは、テストフィクスチャと回路が高速で遷移を測定および管理できる必要があることを意味します。

上記を考慮すると、5G NR機器およびデバイス(およびそれらを分析するために使用されるテスター)のデジタル回路は、伝送ライン効果、終端インピーダンス、および不整合終端からの信号の反射に注意を払いながら、RF技術で設計する必要があることが明らかになります。場合によっては、周波数が非常に高いため、伝送線路の影響とRFキャリブレーションの要件により伝導テストが不可能になるため、放射テストのみが可能になります。低ナノメートル形状の集積回路およびシステムオンチップデバイスでは、オンチップ回路ブロック間のクロスカップリングを分析することが重要です。

Elevateでは、ATEを知っています。当社の高密度ピンエレクトロニクスは、速度、柔軟性、および市場のチャネルごとの最高の経済的価値を兼ね備えています。私たちは、市場で最大のテスト企業、世界最大のプロセッサ企業、そして新しい革新的なチップを市場に投入する新進気鋭の企業に選ばれています。 5Gテストの考慮事項の詳細については、ここをクリックしてください。

組み込みアドバイザー

半導体テストの革命

「他のすべての貿易に気付かず、1つのマスター。」—「すべての取引のジャック」というフレーズでのこのプレーは、自動テスト装置IC(ATE)の開発者であるElevATE Semiconductorを適切に説明しています。

つまり、1つの取引、1つの専門分野であるElevATEは、HR、法務、製造、財務など、ほぼすべての組織機能を外部委託しているため、設計、販売、サポート、将来に備えた多面的なATE製品ラインの品質。 「Elevateは、ATE専用の半導体業界で唯一のソリューションプロバイダーです。 ElevATEのCEO兼社長であるDavid Kenyon氏は、次のように述べています。 続きを読む…

記事全文はこちらをクリックしてください!

https://www.embeddedadvisor.com/magazines/December2019/Test_and_Measurement/?digitalmagazine

ISO 9001:2015を受賞


Elevate SemiconductorがISO 9001:2015認証を取得

Elevate Semiconductorは、Elevate製品とサービスが効果的な品質管理システムを通じて顧客のニーズを満たすことを保証する国際的に認められた規格であるISO 9001:2015認定を受賞しました。

ElevateのCEO、David J. Kenyon氏は次のように述べています。これは、ATEおよびテスト市場における継続的な改善のお客様との旅の最初のステップであると考えています。」

継続的な改善の文化

Elevate Quality AssuranceのJim Icuss Vp氏は次のように述べています。「Elevate Semiconductorでは、品質のあらゆる面で優れているよう努めています。これは、当社の製品開発プロセスから、当社の製品およびカスタマーサービスにまで及びます。これを達成するために、当社はビジネスのすべての側面を含む継続的な改善プロセスを確立しました。正式なISO認証は、Elevate Semiconductorsの一貫した製品品質と顧客サービスへのコミットメントと、継続的な改善への献身の表れです。」

絶え間ない卓越性へのフォーカス

ISO-9001-2015-KEYBISOは、世界で最も厳格で評価の高い規格の1つです。 Elevate SemiconductorはDNV-GLによって監査され、2019年12月に証明書が提示されました。

Jim Icuss:品質保証の副社長

連絡先情報: 連絡先:jim.icuss@elevatesemi.com
組織: 昇格半導体
会社のURL: www.elevatesemi.com
住所: 9455 Farnham St#103 San Diego、CA 92123電話:+1858451724

Japanese
English Chinese Korean Japanese
トップにスクロールします

昇格製品選択ガイド

下記をクリックして、最新の製品選択ガイドをダウンロードしてください。

神秘

SOC 8進500 MHz統合型ピンエレクトロニクス/ DAC / PPMU /デスキュー

ダウンロードリクエスト私たちのミステリーデータシートを受け取るために以下の要求を記入してください。

ヨーロッパISL55180
PDFデータシート

フォームにご記入いただきありがとうございます。下のボタンをクリックしてPDFデータシートをダウンロードしてください。