テストを成功させる: チップの裏にあるチップ。エンジニアリング.COM
重要な ATE 業界はかつてないほどの課題に直面していますが、Elevate Semiconductor のような企業は前進を続けています。
エンジニアリング.com 2023年4月9日。 半導体業界にとって今は興味深い時期です。パンデミックによるチップ不足、地政学的な緊張、あらゆるセクターにわたるコンピューティング需要の爆発により、業界は常に緊張状態にある。
このような背景を考えると、テストという別の興味深い問題を忘れても仕方がありません。集積回路 (IC) が複雑になるにつれて、テスト要件も複雑になります。このことを最もよく知っているのは、自動テスト装置 (ATE) 集積回路の世界有数のプロバイダーであるエレベート セミコンダクターの創設者兼最高技術責任者であるパトリック サリバン氏です。
「これは下水道システムに少し似ています。あなたはそれについて考えるのが好きではありません。あなたはそれに多額のお金をつぎ込むのが好きではありません。しかし、それが壊れているときは、すぐに気づきます」とサリバンは次のように説明しています。 「未来の製造」の最新エピソードそこで彼は、半導体業界全体の重要な実現要因である IC テストの課題について詳しく話しました。ボトルネックにならないようにするには、テストを時代に合わせて行う必要があります。
ハニー、トランジスタを縮小しました
エレクトロニクスの歴史は小型化の歴史です。球根状の真空管が垂木まで埋め込まれた初期の部屋サイズのコンピューターから、キーボードの 1 つのキーの下に 400 億個のトランジスタを詰め込んだ最新のラップトップに至るまで、過去数十年は電子デバイスの急激な縮小を証明してきました。はしごを下るたびに、設計、製造、テストにおける新たな課題が伴います。
トランジスタ技術における現在の最先端技術は、7nm、5nm、さらにはそれより小さいナノメートル単位で測定されます。これらは文字通りのゲート寸法よりも便利なラベルですが、「本当に、本当に小さい」や「本当に、本当に、本当に小さい」よりも十分に近く、より有用な記述子です。
「7nm および 5nm テクノロジーを効率的にテストできるようにするには、解決しなければならない難しい問題がたくさんあります」とサリバン氏は言います。
厄介な問題の 1 つは、より小さな形状でより高いピン密度を処理するために新しいテスト IC を開発する必要があることです。もう 1 つの問題は、その許容誤差が非常に厳しいことです。つまり、デバイスの電源は非常に正確でなければなりません。電圧が少しでも上昇すると、テスト対象のデバイスが損傷し、現場で早期に死亡する、サリバン氏の言うところの「歩く負傷者」が発生する可能性があります。また、利用可能なすべての電力がテスト対象のデバイスに確実に供給されるように、電源は高効率である必要があります。
「私たちは顧客から、非常に低電圧で非常に高精度のデバイス電源を確保するよう強く求められています」とサリバン氏は言います。
スペクトルの反対側では、デバイスの電源の電圧範囲について、サリバン氏はエレベート セミコンダクターの製品を指摘しています。 ホイットニーチップスは、-60 ～ 60 ボルトの電圧向けに設計されたデュアル チャネル電源管理ユニット (PMU) およびデジタル - アナログ コンバータ (DAC) ソリューションです。
「Whitney は、通常約 15 ボルトである従来の ATE よりも大幅に高い電圧です。そして、実際にそのアーキテクチャを使用して、需要に応えようと、電圧をどんどん高くしていきます」とサリバン氏は言います。
Elevate Semiconductor の Whitney PMU/DPS デュアル チャネル ATE IC。 (出典: エレベート・セミコンダクター)
チップはますます複雑になっています
チップが縮小すると、当然、より多くの論理ゲートとコンピューティング能力が詰め込まれ、より複雑になります。しかし、チップは別の点でより複雑になっています。まず、チップの集積化が進んでいます。最近の例は Apple によるもので、Apple は次期 iPhone に Wi-Fi、Bluetooth、セルラー機能を提供する単一チップを開発していると伝えられています (現在のモデルでは、これらの機能が 2 つのサプライヤーの 2 つの別個のチップに分割されています)。チップが提供する機能が増えるほど、設計とテストはより複雑になります。
また、今日の多くのチップは、機械学習アクセラレーション用のチップや高度に規制された医療機器で使用されるチップなど、高度に専門化されています。チップ レイアウトは、5G や 6G などの新興テクノロジーの要件にも適応しています。窒化ガリウム (GaN) や炭化ケイ素 (SiC) などの新しい半導体材料の増加に加え、IC の多様性と複雑さがかつてないほど高まっていることは明らかです。
「現実には、これらの信じられないほど複雑なチップのテスト時間は膨大です」とサリバン氏は説明します。彼はこう言った 昇格半導体 同社は、ATE IC が将来のニーズに確実に対応できるように、業界の変化する要件を先読みする必要があります。これは、IC テスト機器が IC 自体に決して遅れをとらないようにするために、困難ではありますが必要な作業です。
IC テストのコストも、ATE 企業が留意しなければならないもう 1 つの要素です。サリバン氏は、テスト要件がより複雑になるにつれてコストを抑えることが業界全体の課題であることを認めています。
「以前はテストコストはチップのコストの約 30% でした」とサリバン氏は言います。 「誰もが景気は下降すると思っていましたが、実際に下降し始めました。そして、これらの新しいテクノロジーの登場により、再び上昇傾向にあります。それが大きな問題です。」
IC テストは IC 設計と密接に関係しており、市場投入までにチップが確実に合格グレードを獲得できるように、双方のエンジニアが慎重に計画を立てる必要があります。それは簡単なことではありませんが、先進的な ATE 企業を味方につければ、少しは楽になるでしょう。
ATE 業界の課題と企業の好みについて詳しくは、 昇格半導体 パトリック・サリバンとエンジニアリング・コムのジム・アンダートンの最新エピソードでの会話をご覧ください。 未来のものづくり。
