ATE 기사

반도체 ATE의 포맷 및 타이밍 생성에 FPGA 사용

ATE 디지털 시스템은 전통적으로 시퀀서, 포맷터, 타이밍 생성기 및 핀 전자 장치로 구성됩니다. 설계의 각 섹션에 사용할 구성 요소에 대한 결정은 주로 원하는 성능 사양과 비용에 따라 결정됩니다. 이러한 구성 요소는 개별, 완전 맞춤형 ASIC, 필드 프로그래밍 가능 게이트 어레이 또는 상용 부품에서 다양합니다.

FPGA (Field Programmable Gate Array)는 유연성을 제공하며 중저 성능 ATE 디지털 하위 시스템의 시퀀서 및 타이밍 / 포맷에 사용되었습니다.

FPGA로 시퀀서를 구현하면 로직, 메모리 또는 혼합 신호 테스트를 위해 디지털 서브 시스템을 맞춤화 할 수있는 유연성을 제공합니다. 필요한 FPGA 클로킹은 일반적으로 대상 FPGA의 사양 내에 있습니다. 시퀀서 및 패턴 실행 단계는 일반적으로 경쟁 제품과 비교하여 각 시스템을 고유하게 만드는 요소입니다.

형식 및 타이밍 기능은 일반적으로 서로 다른 ATE 플랫폼간에 유사합니다. 차이는 에지 배치 분해능 및 정확도를 순환하는주기와 채널 기울기 보정에 사용되는 미세 왜곡 제어에 있습니다. 미세 왜곡 보정 제어는 종종 핀 전자 IC에서 사용할 수 있습니다.

FPGA는 타이밍 및 포맷 기능에 성공적으로 사용되었지만 시스템 성능 요구 사항이 50-100Mhz 패턴 속도 이상으로 증가하고 시스템 에지 배치 정확도가 1ns 미만으로 떨어지면 FPGA가 빠르게 제한 요소가됩니다. FPGA I / O 구조의 SERDES 엔진은 <100ps 해상도를 제공 할 수 있지만, 에지 투 에지 타이밍 배치를 위해이 신뢰성을 구현하면 설계 시간이 늘어나고 설계자가 더 크고 값 비싼 FPGA를 선택하게됩니다.

SERDES 블록의 가장 일반적인 용도는 PCIe와 같은 다양한 통신 프로토콜에 사용되며 FPGA 설계 도구는 이러한 기능을 설계하고 특성화하는 데 탁월한 도구를 제공합니다. 설계자는 이러한 SERDES 블록을 사용하여 타이밍 섹션을 설계 할 때 종종 장애물에 부딪히며 문제를 해결하기 위해 FPGA 공급 업체에서 사용할 수있는 도구가 제한되어 있습니다. 설계자는 종종 이러한 타이밍 회로를 구현하고 특성화하기 위해 예산 엔지니어링 시간의 10 배를 소비합니다. 일반적인 문제에는 채널간에 일관되지 않은 선형성, 허용 가능한 지터보다 높은 지터, 실행간에 설계 라우팅의 어려움이 포함됩니다.

설계자가 채널 수를 늘리려 고 시도함에 따라 더 크고 값 비싼 FPGA로 마이그레이션해야합니다. 과거에는 설계자들이 더 빠르고 더 큰 FPGA를 저렴한 비용으로 활용할 수있었습니다. 그러나 최근 FPGA 회사의 초점은 데이터 센터 및 인공 지능 시장을 해결하기 위해 컴퓨팅 기능을 향상시키는 것이 었습니다. 이렇게 더 많은 컴퓨팅 요소를 추가하면 ATE 설계자에게 최소한의 또는 부정적인 이점으로 비용이 증가했습니다. 또한 ATE 시장에 서비스를 제공하는 구형 장치의 비용은 특히 대형 장치의 경우 급격히 증가하기 시작했습니다. 이로 인해 더 큰 FPGA를 사용하는 더 높은 채널 ATE의 비용이 FPGA에만 최대 $50 / 채널까지 증가했습니다.

200MHz 이상의 패턴 속도로 더 높은 성능의 ATE를 달성하기 위해 ATE 설계자는 맞춤형 또는 상용 형식 및 타이밍 발생기 IC를 사용해야합니다. 그런 다음 설계의 시퀀서 부분에 합리적인 비용의 FPGA를 사용할 수 있습니다.

시판되는 타이밍 생성기는 소규모 ATE 회사에 디지털 ATE 계측의 성능 사다리를 마이그레이션 할 수 있도록합니다. 이 칩은 과도하게 제한되는 FPGA I / O없이 고성능 핀 드라이버에 인터페이스하도록 설계되었습니다.

하이 엔드 성능의 타이밍 칩을 구매하면 설계, 특성화 및 테스트 시간을 줄일 수있을뿐만 아니라 더 높은 성능의 디지털 ATE 사양을 제공하는 동시에 채널당 비용을 줄일 수 있습니다. 타이밍 정확도는 공급 업체에서 지정하며 시스템 테스트에서 이러한 매개 변수에 대한 광범위한 특성화 및 생산 테스트가 필요하지 않습니다.

상용 타이밍 칩은 궁극적으로 ATE 회사 개발 비용과 시장 출시 시간은 물론 시스템의 전체 비용을 절약하는 동시에 더 높은 성능을 제공하는 경로를 제공합니다.

MIPI 사양 및 테스트

모바일 산업 프로세서 인터페이스 (MIPI®) 표준은 스마트 폰, 태블릿, 랩톱 및 하이브리드 장치와 같은 모바일 장치 설계에 대한 산업 사양을 정의합니다. MIPI 인터페이스는 5G 모바일 장치, 커넥 티드 카 및 사물 인터넷 (IoT) 솔루션에서 전략적 역할을합니다. MIPI 표준은 MIPI D-PHY®, M-PHY® 및 C-PHY®의 세 가지 고유 한 물리적 (PHY) 계층 사양을 정의합니다. MIPI D-PHY 및 C-PHY 물리 계층은 카메라 및 디스플레이 애플리케이션을 지원하고 고성능 카메라, 메모리 및 칩 대 칩 애플리케이션은 M-PHY 계층에서 지원됩니다.

MIPI는 Intel, Nokia, Samsung, Motorola, TI, ST 등을 포함하는 모바일 업계 리더들의 협력 인 MIPI Alliance에서 관리합니다. MIPI Alliance의 목표는 모바일 애플리케이션 프로세서에 대한 인터페이스의 개방형 표준을 촉진하는 것입니다. 이는 모바일 사용자에게 더 빠른 속도로 새로운 서비스를 제공하는 데 도움이 될 것입니다.

모바일 시장에서 MIPI Alliance 사양은 모바일 네트워크에서 작동하는 모바일 장치를 대상으로합니다. 일반적인 장치는 스마트 폰, 태블릿, 랩톱 및 하이브리드 장치입니다. MIPI Alliance는 물리 계층, 멀티미디어, 칩 대 칩 또는 프로세서 간 통신 (IPC), 제어 / 데이터, 디버그 / 추적 및 소프트웨어 통합 애플리케이션에 대한 제조업체의 다양한 요구 사항을 충족하는 사양을 제공합니다.

모든 사양은 성공적인 모바일 설계에 필수적인 세 가지 특성을 해결하도록 설계되었습니다. 1) 배터리 수명을 보존하기위한 저전력; 2) 기능이 풍부하고 데이터 집약적 인 애플리케이션을 가능하게하는 고 대역폭, 3) 장치의 라디오와 다른 하위 시스템 간의 간섭을 최소화하기위한 낮은 전자기 간섭 (EMI).

스마트 폰

스마트 폰 산업은 MIPI 사양에 대한 가장 큰 단일 시장입니다. 모든 주요 칩 공급 업체는 MIPI Alliance 사양을 사용하며 시장에 나와있는 모든 스마트 폰에는 MIPI 사양이 하나 이상 포함되어 있습니다. MIPI 사양은 수억 대의 스마트 폰에서 사용됩니다.

MIPI Alliance 사양은 장치의 모든 인터페이스 요구 사항을 다룹니다. 사양은 모뎀, 애플리케이션 프로세서, 카메라, 디스플레이, 오디오, 스토리지, 안테나, 튜너, 전력 증폭기, 필터, 스위치, 배터리, 센서 및 기타 구성 요소를 통합하는 데 적용될 수 있습니다.

구성 요소 공급 업체 및 장치 제조업체는 MIPI Alliance 사양을 사용합니다. 기술이 설계를 단순화하고, 설계 비용을 줄이며, 효율적인 고성능 제품을위한 출시 시간을 단축하기 때문입니다. 그리고 기본적으로 각 사양은 모바일 장치에 필요한 세 가지 성능 특성을 보장하도록 최적화되어 있습니다. 배터리 수명을 보존하기위한 저전력, 풍부한 기능의 애플리케이션을 가능하게하는 고 대역폭, 라디오 및 하위 시스템의 성능을 최적화하기위한 낮은 전자기 간섭 (EMI)입니다.

태블릿, 노트북 및 하이브리드 장치

모바일 및 컴퓨팅 기능을 수렴하는 장치는 MIPI Alliance 사양의 중요한 시장입니다. MIPI 사양은 태블릿 시장을 확립하고 발전시키는 데 도움이되었으며 PC 업계의 많은 조직은 모바일 연결 노트북, 태블릿 / 노트북 하이브리드 및 기타 장치에서 MIPI 사양을 사용합니다. 이러한 장치에서 MIPI 사양의 일반적인 사용 사례에는 고화질 디스플레이의 전력 소비를 연결 및 관리하고 카메라 또는 디스플레이를 연결하기 위해 힌지를 통해 배치되는 전선 수를 최소화하는 것이 포함됩니다.

 명세서

MIPI 사양은 신호 특성 및 프로토콜과 같은 인터페이스 기술만을 다룹니다. 전체 애플리케이션 프로세서 또는 주변 장치를 표준화하지 않습니다. MIPI 사양을 사용하는 제품은 많은 차별화 기능을 유지합니다. 공통 MIPI 인터페이스를 공유하는 제품을 사용하면 시스템 통합이 과거보다 덜 부담 스러울 것입니다. [8]

MIPI는 무선 인터페이스 또는 무선 통신 표준에 구애받지 않습니다. MIPI 사양은 애플리케이션 프로세서 및 주변 장치의 인터페이스 요구 사항 만 다루기 때문에 MIPI 호환 제품은 GSM, CDMA2000, WCDMA, PHS, TD-SCDMA 등을 포함한 모든 네트워크 기술에 적용 할 수 있습니다.

MIPI의 일부 사양은 다음과 같습니다.

  • 카메라 직렬 인터페이스 디스플레이 직렬 인터페이스
  • 디스플레이 픽셀 인터페이스
  • 시스템 전원 관리 인터페이스 (SPMI)
  • SoundWire, 2014 년 출시 [12]

MIPI CSI 인터페이스

CSI는 카메라 직렬 인터페이스를 의미합니다. 호스트 프로세서와 카메라 모듈 간의 고속 직렬 인터페이스를 지정합니다. 그림 -2는 MIPI CSI-2 인터페이스를 보여줍니다.

다음은 MIPI CSI-2 인터페이스의 기능입니다.

  • 이미지 센서와 애플리케이션 프로세서 간의 고성능 직렬 인터페이스입니다.
  • 약 4Gbps의 데이터 처리량을 제공하는 최대 4 개의 데이터 라인이있는 D-PHY 물리 계층을 사용합니다.
  • 그림과 같이 카메라 제어 기능에 사용되는 별도의 I2C 호환 인터페이스.
  • MIPI CSI 인터페이스는 다음과 같은 이점을 제공합니다.
  • 확장 성 • 낮은 전력 • 향상된 안정성 • 낮은 시스템 비용

MIPI DSI 인터페이스

 DSI는 디스플레이 직렬 인터페이스를 의미합니다. 고속 및 고성능 직렬 인터페이스입니다. DSI 인터페이스는 애플리케이션 프로세서와 디스플레이 모듈 (또는 디스플레이 브리지 IC)간에 효율적이고 낮은 전력 및 적은 핀 수 연결을 제공합니다. MIPI D-PHY를 물리 계층으로 사용합니다. 다음은 MIPI D-PHY의 기능입니다.

  • 4 개의 데이터 라인과 1 개의 공통 차동 라인을 사용합니다.
  • 최대 1Gbps의 처리량을 달성 할 수 있습니다.
  • 픽셀 및 데이터 명령은 모두 프로세서와 디스플레이 IC 간의 단일 물리적 스트림으로 직렬화됩니다. 상태는 디스플레이 IC에서 애플리케이션 프로세서로 전달됩니다.

MIPI 테스트

MIPI 설계 및 시뮬레이션

진화하는 데이터 저장, 데이터 전송, 디스플레이, 카메라, 메모리, 전력 및 MIPI 사양에 정의 된 기타 요구 사항을 해결하는 모바일 장치를 설계해야합니다. 고객은 멀티미디어 콘텐츠 및 기능이 풍부한 애플리케이션의 고성능, 실시간 스트리밍을 요구합니다.

MIPI 송신기 테스트

MIPI 송신기 장치의 성능을 테스트하여 전송 라인의 수신단에서 신호 불순물의 근본 원인이 아닌지 확인해야합니다. MIPI D-PHY, M-PHY 및 C-PHY에는 모두 고유 한 송신기 테스트 문제가 있습니다. 수백 개의 테스트를 수행하면 자동화 된 컴플라이언스 테스트 소프트웨어를 사용하여 테스트 시간을 크게 절약 할 수 있습니다.

MIPI 수신기 테스트

MIPI 수신기 장치를 테스트하여 입력 신호의 디지털 신호 내용을 올바르게 감지 할 수 있는지 확인해야합니다. 전송 채널의 신호 저하를 설명하기 위해 최악의 스트레스 조건에 대해 테스트하는 것이 중요합니다. MIPI 수신기의 성능을 테스트하려면 정확한 고속 신호 자극과 비트 오류 감지 기능이 필요합니다. 자동화 된 컴플라이언스 테스트 소프트웨어를 사용하면 설계의 모든 주요 매개 변수를 빠르게 테스트 할 수 있습니다.

MIPI 프로토콜 테스트

프로토콜 검증은 주로 인터페이스 계층에서 발생합니다. CSI-2, DSI-1, DigRF, CSI-3, UFS, UniPro, SSIC 및 MPCIe를 포함하여 MIPI 사양의 PHY 계층에서 지원되는 다양한 프로토콜이 있습니다. 각 프로토콜에는 고유 한 요구 사항과 테스트가 있습니다. MIPI D-PHY 및 M-PHY 프로토콜 모두에 대해 물리적 계층과 링크 계층 사이뿐만 아니라 전송 계층과 상위 수준 애플리케이션 계층 사이에 스택이 있습니다. 오류가있는 위치를 정확하게 식별하려면 해당 스택을 "볼 수있는"것이 이상적입니다.

MIPI 인터페이스가 5G 스마트 폰을 지원하는 방법

하이 엔드 5G 스마트 폰의 첫 번째 물결 (1 단계)은 현재 시장에 나와있는 하이 엔드 4G 기기의 강화가 될 것으로 예상됩니다. 주요 개선 사항에는 새로운 5G NR RF 하위 시스템의 추가와 더 나은 사용자 경험과 풍부한 멀티미디어 기능을 지원하는 다른 하위 시스템의 진화가 포함됩니다. 예를 들어, 이러한 5G 스마트 폰에는 높은 프레임 속도 / 슬로우 모션 비디오 캡처 기능, 향상된 마이크 어레이, 다중 채널 오디오 및 스테레오 스피커를 갖춘 3-4 개의 고해상도 후면 카메라가있을 수 있습니다.

5G 모뎀 및 애플리케이션 프로세서는 카메라 용 CSI-2 및 디스플레이 용 DSI-2와 같은 MIPI 사양은 물론 저전력, 고 대역폭, 핀 효율적인 MIPI D-PHY 또는 C-PHY 물리적 계층을 사용합니다. . RF 프런트 엔드 장치 제어를위한 MIPI RFFE와 고성능 플래시 스토리지를위한 M-PHY가있는 MIPI UniPro는 모두 5G 설계에서 보편화되고 있습니다. MIPI I3C, SoundWire, SLIMbus 및 향후 VGI 사양은 향후 많은 5G 스마트 폰 플랫폼에서도 채택 될 것으로 예상됩니다.

MIPI CSI-2

MIPI CSI-2는 모바일 및 기타 시장에서 가장 널리 사용되는 카메라 인터페이스입니다. 1080p, 4K, 8K 및 그 이상의 비디오 및 고해상도 사진을 포함한 광범위한 고성능 애플리케이션을 지원하는 기능과 사용 편의성으로 인해 널리 채택되었습니다.

설계자는 모바일 장치에서 단일 또는 다중 카메라 구현에 MIPI CSI-2를 사용하는 것이 편안해야합니다. 인터페이스는 또한 머리에 장착 된 가상 현실 장치에서 카메라를 상호 연결하는 데 사용할 수 있습니다. 인포테인먼트, 안전 또는 제스처 기반 제어를위한 자동차 스마트 카 애플리케이션; 클라이언트 콘텐츠 생성 및 소비 제품을위한 이미징 애플리케이션; 카메라 드론; IoT 기기 웨어러블; 및 3D 안면 인식 보안 또는 감시 시스템.

최신 릴리스 인 MIPI CSI-2 v3.0은 모바일, 클라이언트, 자동차, 산업용 IoT 및 의료와 같은 여러 애플리케이션 공간에서 기계 인식을위한 더 큰 기능을 사용할 수 있도록 설계된 사양을 개선합니다. 24 비트 정밀도로 개별 이미지 픽셀을 표현하는 RAW-24는 기계가 우수한 품질의 이미지에서 결정을 내릴 수 있도록하기위한 것입니다. 예를 들어 자율 주행 차는 이미지의 어둠이 무해한 그림자인지 아니면 피해야 할 도로의 움푹 들어간 곳인지를 해독 할 수 있습니다. 이미지 분석, 알고리즘 추론 및 더 나은 추론을위한 SROI (Smart Region of Interest)는 예를 들어 공장 현장의 기계가 컨베이어 벨트의 잠재적 인 결함을 더 빨리 식별하거나 의료 기기가 이러한 이상을 더 확실하게 인식 할 수 있도록합니다. 종양으로. 그리고 이미지 센서 모듈과 애플리케이션 프로세서 간의 연결을 캡슐화하기위한 USL (Unified Serial Link)은 올인원과 같은 생산성 및 콘텐츠 생성을 위해 IoT, 자동차 및 클라이언트 제품에 필요한 와이어 수를 줄이는 데 중요합니다. 노트북 플랫폼.

MIPI CSI-2는 MIPI Alliance의 두 물리적 계층 인 MIPI C-PHY v2.0 또는 MIPI D-PHY v2.5 중 하나에서 구현할 수 있습니다. 이전의 모든 MIPI CSI-2 사양과 역 호환됩니다. 성능은 레인 확장이 가능하며, 예를 들어 3 레인 (9 와이어) MIPI C-PHY v2.0 인터페이스를 사용하여 최대 41.1Gbps를 제공하거나 4 레인 (10 와이어) MIPI D-PHY를 사용하여 18Gbps를 제공합니다. MIPI CSI-2 v2.1에서 v2.5 인터페이스.

MIPI 사양 기반 장치 테스트

반도체 장치 제조업체의 최신 트렌드는 여러 고속 MIPI® 사양 기반 포트를 단일 장치에 추가하는 것입니다. 이를 통해 이미징 및 디스플레이 집약적 인 애플리케이션의 풍부한 기능을 구현할 수 있지만 자동화 된 테스트 장비 (ATE)에서 고결함 범위 테스트 솔루션을 만드는 작업을 수행하는 생산 테스트 엔지니어에게도 상당한 문제가 발생합니다. 이러한 결함 커버리지는 종종 기존 ATE의 한계와 테스트중인 MIPI 프로토콜의 복잡성을 동시에 해결하면서 동시에 속도로 시스템 지향적 인 병렬 기능 테스트를 생성하는 것을 수반합니다.

MIPI에 의해 정의 된 세 가지 고속 PHY 계층 표준이 있으며 서로 다른 애플리케이션에 사용됩니다.

  • D-PHY는 저속 대역 내 역방향 채널을 사용하는 가변 속도 단방향 클록 동기 스트리밍 인터페이스이며 카메라 (CSI) 및 디스플레이 (DSI) 용 인터페이스를 지원합니다.
  • M-PHY는 프로세서 간 통신에 사용되는 카메라 (CSI), 스토리지 (UFS), DigRF 및 UniPro, LLI, SSIC, M-PCIe와 같은 인터페이스를 지원하는 성능 중심의 양방향 패킷 / 네트워크 지향 인터페이스입니다.
  • C-PHY는 저속 대역 내 역방향 채널이있는 가변 속도 단방향 내장형 클록 스트리밍 인터페이스이며 카메라 (CSI) 및 디스플레이 (DSI) 용 인터페이스를 지원합니다.

각 인터페이스는 클럭킹 방법, 채널 보상, 핀 수, 최대 진폭, 데이터 속도 및 형식, 포트 당 대역폭, 데이터 인코딩 및 클럭 복구를 포함한 광범위한 매개 변수를 제공합니다. D-PHY, M-PHY 및 C-PHY MIPI 인터페이스는 사용자가 액세스 할 수 없기 때문에 규정 준수 프로그램에 의해 제어되지 않습니다. 그러나 구성 요소 간의 상호 운용성을 보장하기 위해 반도체 공급 업체 및 시스템 통합 업체에게 사양 적합성의 검증이 중요합니다.

구성 요소에 대한 MIPI 사양 및 CTS (Conformance Test Suite) 요구 사항은 매우 복잡하고 테스트하기가 어렵습니다. 신호 무결성을 유지하면서 DUT (Device Under Test)에 연결하거나, 과도한 스트레스를주지 않으면 서 DUT에 대한 최악의 자극을 생성하거나, DUT에서 테스트 결과 정보를 얻는 것이 이러한 문제의 예입니다.

BER 테스트 솔루션은 정확한 고속 신호 자극 및 비트 오류 감지 기능을 제공하여 모든 유형의 MIPI 수신기를 정확하게 테스트 할 수있는 유연성을 제공합니다. 보다 복잡한 C-PHY 및 D-PHY 신호 자극은 고성능 임의 파형 발생기로 처리 할 수 있습니다. 자동화 된 테스트 소프트웨어는 반복성과 정확성을 보장하면서 테스트 개발 및 실행 시간을 줄이는 데 도움이됩니다.

ATE의 경쟁 우위 향상

Elevate는 차세대 ATE (Automated Test Equipment) 설계를위한 혁신적인 저전력 고밀도 구성 요소의 선도적 인 공급 업체입니다. 사용 가능한 최고 밀도, 최저 전력 솔루션을 지속적으로 제공하는 입증 된 실적을 바탕으로 Elevate 제품을 중심으로 설계된 시스템은 ATE 시장 공간에서 경쟁 우위를 차지하고 있으며 지속적으로 증가하는 최종 사용자 가치를 제공하면서 새로운 트렌드와 과제에 성공적으로 적응할 수 있습니다.

Elevate는 SOC (System on a Chip) 테스트, 메모리 테스트, 번인 중 테스트 (TDBI)와 같은 여러 최종 사용자 세그먼트의 고유 한 요구 사항을 충족 할 수 있도록 다양한 수준의 통합으로 ATE 시장을위한 다양한 솔루션을 제공합니다. ), In-Circuit Test (ICT) 및 그 이상.

Elevate의 임무는 업계에서 가장 복잡한 ATE 문제를 해결하는 세계적 수준의 테스트 IC (집적 회로)를 제공하여 반도체 및 시스템 테스트 고객에게 서비스를 제공하는 것입니다. 우리는 가능한 한 가장 낮은 테스트 비용을 제공한다는 목표와 함께 최저 전력 / 최고 밀도 솔루션을 설계함으로써 현재는 물론 미래에도 고객의 기대치를 뛰어 넘기 위해 노력합니다. 

소개 높이기

ELEVATE : 통합 테스트 기술 분야의 세계적인 리더

반도체 테스트의 기본 :
기술 애호가는 고밀도 집적 회로의 트랜지스터 수가 2 년마다 두 배가된다는 무어의 법칙을 알고 있습니다. 이러한 칩이 어떻게 설계, 생산 및 테스트되는지에 대해 생각하는 사람은 거의 없습니다. 전자 제품의 실리콘 함량이 증가함에 따라 기능은 기하 급수적으로 증가하여 크기, 전력 및 비용을 줄여야합니다. 제조 결함에 대한 칩 테스트의 필요성은 작동하는 구성 요소를 제공하고 긴 수명 성능을 보장하는 데 필수적입니다. 생산에서 수행되는 테스트는 적절하게 포괄적이고 가능한 가장 저렴한 비용이어야합니다. 누군가는 이러한 모든 IC를 테스트하는 칩을 만들어야합니다. 그 회사는 ElevATE Semiconductor입니다.

ElevATE에서는 전력, 속도, 전압 및 칩이 작동하도록 설계된 전체 시스템과 같은 주요 매개 변수에서 반도체의 모든 기능을 테스트하는 집적 회로를 설계하고 구축합니다. 처리 및 성능의 결함 또는 시간 경과에 따른 매개 변수의 변화를 식별 할 수 있습니다. 당사의 솔루션은 모든 데이터 I / O를 제공하고, 파라미터를 측정하고, 전원을 공급하고, DUT (Device Under Test)에 대한 전원 응답을 제공합니다. 당사의 회로는 데이터 센터 애플리케이션에 사용되는 최신 고속 서버 프로세서, 메모리 모듈 및 인공 지능 (AI) FPGA를 특성화하기에 충분히 정확합니다.

우리 팀:
엔지니어에게 물어 보면 테스트 엔지니어가 특별한 품종이라는 말을 듣게 될 것입니다. 우리의 창립자와 많은 팀은 90 년대 초반부터 반도체 테스트 분야에있었습니다. 2012 년 Intersil의 스핀 아웃 인 ElevATE의 유산은 많은 솔루션이 처음 설계되었던 PlanetATE로서 2000 년 초로 거슬러 올라갑니다. 당사의 고객에는 가장 큰 반도체 테스트 회사, 스타트 업 테스트 회사, 테스트 하우스 및 반도체 제조업체가 포함됩니다. 그들은 10 년 이상 전에 디자인 된 제품을 조달했으며 오늘날에도 생산 보드에 계속 배송되고 있습니다. 우리는 우리의 새로운 디자인이 적어도 그렇게 오래 지속될 것으로 기대합니다.

우리의 접근:
고객의 진화하는 도전에 따라 차세대 제품이 결정됩니다. 반도체 테스트는 테스트 비용 최소화라는 목표와 동시에 더 많은 디바이스를 테스트하면서 테스트 시간을 단축하기위한 행진을 계속합니다. 더 빠른 속도와 더 높은 채널 수에서 가능한 가장 낮은 전력에 대한 수요가 더 많아 져 엔지니어들이 프로세스 및 설계의 한계를 뛰어 넘어야합니다.

우리는 테스트에 집중하고 품질의 중요성이 설계, 제조 및 지원 프로세스에 있음을 알고 있습니다. ElevATE는 ISO9001 인증을 받았으며 지속적인 개선 조직입니다. 당사의 제품은 고객 보드에서 집을 찾기 전에 엄격한 테스트와 특성화를 거쳐 엄격한 인증을 거칩니다. 실제로 각 칩은 출하 준비가되기 전에 3,000 개 이상의 아날로그 테스트를 통과 할 수 있습니다.

우리는 고객의 다양한 기술적 요구를 충족시키기 위해 제품을 사용자 정의하는 다양한 방법을 제공합니다. 최첨단 기술을 보유하고 있다면이를 테스트하기 위해 세계 최고의 테스트 회로가 필요합니다. 당사의 경험, 세계적 수준의 제품 포트폴리오 및 당사 팀이 업계에서 최고인 이유를 확인하십시오!

SE-DPIN : PXIe 및 맞춤형 ATE 계측기를위한 확장 가능 (16 .. 256+) I / O 카드 기술

Salland Engineering은 28 년 이상의 서비스를 제공하여 반도체 산업을위한 맞춤형 ATE 기기를 개발 및 구축합니다. 폴 반 울슨 (Paul van Ulsen) CEO는 다음과 같이 말했다. "고밀도 계측기를 구축하는 것은 항상 채널당 적절한 비용으로 적절한 가용 전력 및 냉각 내에서 성능, 밀도 / 처리량 간의 적절한 균형을 찾는 것입니다."

이러한 과제를 해결하기 위해 Salland는 기기 IP 자체를 설계하기로 결정했습니다. 이를 통해 고객은 검증 된 가용 빌딩 블록을 활용하여 적절한 비용으로 고성능 및 고밀도를 달성 할 수 있습니다.

Salland의``기성품 ''맞춤형 OEM 기기 솔루션을 통해 고객은 적은 비용으로 최소한의 위험으로 ATE 기기를 구축 할 수 있습니다. 이와 관련하여 Salland는 Elevate와 유사한 접근 방식을 따르며 맞춤형 응용 프로그램을위한 표준 솔루션을 구축합니다.

Salland의 최신 개념 증명은 ElevATE의 Mystery Octal SOC ASIC에 기반한 확장 가능한 200MHz DPin IO 기술입니다. 이것은 8 개의 미스터리 IC가 내장 된 64 채널 PXIe 카드입니다.

  • PXIe 형식의 64 (/ 32) 채널, 200MHz / 최대 500Meps 디지털 I / O 카드
  • ElevATE Mystery ASIC 및 FPGA 기반 타이밍 생성기 기반
  • 최대 256 개 이상의 16 개 채널 블록으로 확장 가능한 아키텍처
  • 기술은 모든 종류의 폼 팩터에 사용될 수 있습니다. 모듈, ATE, PXIe 등

후지산 미스터리 ASIC 인 Salland는 PXIe 카드의 엄격한 전력 / 공간 요구 사항에 맞게 설계된 공랭식 솔루션에서 채널 수와 속도를 획기적으로 향상시킬 수있었습니다. 

공기 냉각

SE-DPIN : PXI I / O 카드 사양

폼 팩터 단일 슬롯, 3U PXI
# 채널 64 (또는 32) 독립 I / O
큰 벡터 메모리 256M 벡터
스캔 메모리 최대 4G 벡터 (선택 사항)
오류 메모리 1k
최대 벡터 속도 200MHz (39ps Res), 최대 500Meps
최대 오프셋 (DGS – GND) ± 300mV
고전압 모드
주파수 범위 100Hz… 50MHz
전압 범위 -2.0V ~ + 6.0V
고속 모드 고속 모드 단일 종단 / 차동 LVDS
주파수 범위 100Hz… 200MHz
전압 범위 0.0V ~ + 4.0V
IO 카드로 차단

DPS 향상 – 차세대 테스트 강화

DPS (Device Power Supply) 반도체는 광범위한 테스트 응용 요구를 충족시키기 위해 유연한 전압 및 전류 힘 측정 기능을 제공합니다. 당사의 DPS 제품 포트폴리오에는 최대 8 개의 독립 채널을 통합 한 통합 SOC (System-on-a-Chip) 솔루션이 포함되어 있습니다. 인터페이스, 제어 및 I / O는 모든 아날로그 회로가 칩에 통합되어 디지털입니다.

DPS 향상 – 시장을 선도하는 기능

  • 업계에서 가장 낮은 헤드 룸. 최대 5 배 더 전력 효율적입니다.
  • 효율적인 공간. 2 ~ 4 배 개선 된 동급 최고의 밀도.
  • 동급 최고의 강제 전압 범위. (60V 작동 창)  
  • 특허 된 "Glitch Free"전압 범위 변경.
  • 전압 및 전류 클램프가 통합되어 DUT 보호가 가능합니다.
  • 100A 이상의 입증 된 작동을 지원하는 강력한 DPS
  • 매우 빠른 부하 과도 응답 시간
  • 고정밀 PMU 기능

ElevATE DPS 제품은 오늘날 및 내일의 ATE 테스트 장비에 대한 전력 및 면적 밀도 요구 사항을 충족합니다. ATE 장비 제조업체는 DPS의 전력 효율을 최대화하고 설치 공간을 줄임으로써 이제 테스트 솔루션에 더 많은 채널을 추가하여 더 많은 IC를 테스트 할 수 있습니다.

DPS 향상 – 주요 제품

베수 비우스 – 고도로 통합 된 Octal SOC Device Under Test (DUT) 전원 공급 장치 솔루션. Vesuvius는 동급 최고의 풋 프린트로 초 저전력을 제공합니다. 베수 비우스에 대해 자세히 알아보십시오.  https://www.ElevATEsemi.com/vesuvius/

휘트니 – -60V ~ + 60V 범위 내에서 동급 최고의 60V 작동 창이있는 듀얼 채널 1A 가능 DPS. Whitney에 대해 자세히 알아보십시오. https://www.ElevATEsemi.com/2020products/

고효율 DPS – 글리치없는 아키텍처의 쿼드 채널 DPS Imax = 1A Gangable. 고효율 DPS에 대해 자세히 알아보십시오. https://www.ElevATEsemi.com/2020products/

전체 DPS 제품의 ElevATEs에 대한 자세한 내용을 보려면 다음 사이트를 방문하십시오 : https://www.ElevATEsemi.com/products-dps/

ElevATE Semiconductor 정보

2012 년에 설립 된 ElevATE Semiconductor는 자동차, 메모리, 5G, 산업, LCD, 데이터 센터 시장을위한 자동화 테스트 장비 (ATE) 반도체의 설계 및 제조 산업입니다. 자세한 내용은 www.ElevATEsemi.com.

산. Pin Electronics Trifecta를 달성하는 미스터리

인공 지능, 딥 러닝, 머신 러닝, 자동차, IOT, 헬스 케어 및 기타 분야에서 차세대 칩에 대한 기술이 발전하고 수요가 증가함에 따라 더 빠르고 밀도가 높고 저전력 ATE (자동 테스트 장비) 반도체를 제공하는 기술이 필요합니다.

ElevATE의 목표는 고객에게 혁신적인 핀 전자 (PE) 솔루션을 제공하는 것입니다. 속도, ,과 밀도. 이 회사의 새로운 핀 전자 칩, 산. 신비 이 디자인 trifecta를 달성합니다. 속도를 50 %까지 높이고, 전력을 67 % 줄이며, 총 크기는 75 %입니다. 20 년 이상의 ATE 전문 지식, 회로 아키텍처 개선 및 최신 서브 마이크론 기술 사용을 통해 달성합니다. 

밀도. 디자인 상 미스터리는 공간을 작고 효율적으로 사용함을 의미합니다. 기술적으로도 속도와 전력 사이의 미세한 균형을 제공합니다. 최신 스마트 폰, 데이터 센터 블레이드 또는 ATE 테스트 시스템이든 속도, 전력 및 밀도의 세 가지 과제는 항상 일정합니다. 

이 trifecta가 ATE 시스템 설계자에게주는 이점은 세 축 모두에 걸쳐 유연성입니다. 속도가 50 % 증가하면 최신 프로세서, SOC, FPGA 및 메모리 기술을 테스트 할 수 있습니다. 전력 소비를 67 % 줄이면 전력 예산을 늘리지 않고도 테스트중인 핀 / 장치 수가 3 배가됩니다. 크기를 75 % 줄이면 현재 아키텍처에 비해 전체 PCB 크기를 확장하지 않고도 테스트중인 핀 수를 4 배로 늘릴 수 있습니다. 산. 미스터리는이 3 가지 효과를 달성하여 ATE 제조업체가 이전의 성능 제약을받지 않고 혁신 할 수있는 공간을 만듭니다.

Mt Mystery가 제공하는 기술 trifecta는 추가 혜택을 제공합니다. 이를 통해 ElevATE는 솔루션 비용을 절감 할 수 있습니다. 설계 및 품질에 대한 ElevATEs ISO 인증과 결합하여 고객에게 실질적인 총 소유 비용 이점을 제공합니다.

산. Mystery는 현재 이용 가능하며 자동화 된 테스트 장비를 위해 8 개의 독립적 인 핀 채널을 생성하는 데 필요한 디지털 지원 회로와 함께 모든 아날로그 기능을 통합하는 SOC Octal 500Mz 통합 핀 전자 솔루션입니다.

후지산에 대한 정보. 미스터리 및 기타 ElevATEs PE 제품은 다음을 방문하십시오. https://www.elevatesemi.com/products-pin-electronics/

ElevATE Semiconductor 정보

2012 년에 설립 된 ElevATE Semiconductor는 자동차, 메모리, LCD, 산업 및 IOT 시장을위한 자동화 된 테스트 장비 (ATE) 반도체의 설계 및 제조 분야의 세계적인 리더입니다. 자세한 내용은 www.elevatesemi.com.

5G 테스트 : 문제 및 의미

5G로 알려진 5 세대 셀룰러 기술은 통신, 자동화 및 컴퓨팅의 바다 변화를 가능하게합니다. 일부 분석가들과 미래 학자들은 인터넷보다 훨씬 더 큰 방식으로 사회를 혁신 할 가능성이 있다고 제안했다. 그러나 5G의 성능 요구 사항은 IC / SOC 테스트, PCB 어셈블리 테스트, 완성 된 장치 테스트 및 네트워크 장비 적합성 테스트에 대한 일련의 고유 한 과제를 만듭니다.


5G는 ITU-R (International Telecommunication Union)에서 정의한 IMT-2020 성능 요구 사항의 통칭입니다. IMT-2020 요구 사항을 충족하는 기술은 3GPP (3 세대 파트너쉽 프로젝트) 표준 제품군에 의해 관리되는 LTE (Long Term Evolution) 및 WiMAX에 의해 관리되는 Wi-Fi를 포함하여 4G 요구 사항을 충족하는 기술과 동일한 방식으로 기술을 5G로 마케팅 할 수 있습니다. IEEE (Institute of Electrical and Electronics Engineers) 802.16 표준 제품군은 일반적으로 4G라고 불렀습니다. 5G 무선 장비에 대한 3GPP의 기술은 New Radio 또는 "NR"로 알려져 있습니다.
휴대용 컴퓨팅 장치의 연결 개선에 중점을 둔 이전의 셀룰러 세대와 마찬가지로 5G는 사용자가 경험 한 데이터 속도를 수십 배 향상시키고 대기 시간을 거의 실시간 수준으로 줄입니다. 또한 5G는 지능형 / 자율 주행 차량 및 가상 또는 증강 현실을위한 정확한 위치 지정 (GPS 위성 불필요)과 같은 타이밍에 중요한 애플리케이션에 대한 지원을 추가하고 사물 인터넷 (IoT) 애플리케이션 및 로봇 시스템에 대한 지원을 확장합니다. 5G 라디오는 공간 다중화 및 다중 경로를 활용하여 채널 성능 및 스펙트럼 효율을 향상시키는 빔 포밍 및 다중 입력 다중 출력 (Massive MIMO) 안테나를 사용합니다. 5G에서 요구하는 성능 수준에 도달하기 위해 설계자는 컴퓨팅, 메모리, 디지털 및 아날로그 / RF 회로 및 반도체를 한계에 도달하게됩니다.
또한, 적합성 테스트의 복잡성은 각 세대의 셀룰러 기술에 따라 기하 급수적으로 증가하고 있습니다. 3GPP 릴리즈 14 (일부 5G 이전 요소가 포함됨)는 전체 적합성 스위트에서 약 15,000 개의 테스트를 지정했습니다. 3GPP 릴리즈 15 (5G 초기)는 약 300,000 개의 테스트 (테스트 복잡성 20 배 증가)를 지정합니다. 3GPP 릴리즈 16 (순수 5G)이 추가 테스트를 지정할 것으로 예상합니다. 이 수치에는 5G 장치 및 장비가 공유 스펙트럼에서 5G가 아닌 장치를 방해하지 않음을 보여주기위한 공존 테스트는 포함되지 않습니다. 테스트 횟수가 증가하면 테스트 비용이 증가하고 테스트 속도와 테스트 유연성의 필요성이 높아집니다.

무선 인터페이스 주파수의 범위는 450MHz ~ 6GHz (FR1 대역)와 24.25GHz ~ 52.6GHz (FR2 대역)이며 라이센스가있는 두 가지 모두를 포함하므로 5G 장비 및 장치의 RFFE (RF Front End) 테스트는 까다로운 작업입니다. 라이센스가없는 밴드. 출력 주파수가 증가함에 따라 전력 증폭기 효율이 저하되는 경향이 있기 때문에 5G RFFE (특히 사용자 장치에서)의 전력 소비를 고려해야합니다. 또한 5G 수신기와 송신기의 전원 관리 아키텍처는 신호 레벨의 변화에 매우 민감해야하며, 5G 링크가 시선 손상의 영향을 많이받는 높은 주파수를 사용하는 경우 빠르게 변경 될 수 있습니다.

높은 처리량이 필요한 5G 사용 프로파일에서 5G베이스 밴드 집적 회로 및 시스템 온 칩 장치는 5G NR 기지국 장비의 일부 SERDES 인터페이스에 대해 초당 32 기가비트의 초고속 데이터 속도를 사용합니다. Nyquist-Shannon 샘플링 이론은 데이터 속도의 최소 두 배인 클럭 속도를 요구합니다. 이는 테스트 시스템의 샘플링 클럭이 5G 무선 인터페이스 주파수 이상의 속도로 실행됨을 의미합니다. 이는 신호 무결성 테스트의 설계에 중요한 영향을 미칩니다. 비품 및 회로. 마찬가지로 5G에 대한 대기 시간 요구 사항은 엔드 투 엔드 1 밀리 초 이하이므로 테스트 픽스처와 회로가 고속으로 전환을 측정하고 관리 할 수 있어야합니다.

위의 사항을 감안할 때 5G NR 장비 및 장치의 디지털 회로 (및 이들을 분석하는 데 사용되는 테스터)는 RF 기법으로 설계되어야하며 전송 라인 효과, 종단 임피던스 및 불일치 종단에서 신호 반사에주의를 기울여야합니다. . 전송선로 효과 및 RF 교정 요구 사항으로 인해 수행 된 테스트가 불가능하기 때문에 주파수가 너무 높아서 방사 테스트 만 가능할 수도 있습니다. 저 나노 미터 형상의 집적 회로 및 시스템 온 칩 장치의 경우 온 칩 회로 블록 간의 교차 결합을 분석하는 것이 중요합니다.

Elevate에서는 ATE를 알고 있습니다. 로크웰 오토메이션의 고밀도 핀 전자 장치는 시장에서 채널당 속도, 유연성 및 최고의 경제적 가치를 결합합니다. 우리는 시장에서 가장 큰 테스트 회사, 세계에서 가장 큰 프로세서 회사, 새롭고 혁신적인 칩을 시장에 출시하는 신생 기업을위한 선택입니다. 5G 테스트 고려 사항에 대해 자세히 알아 보려면 여기를 클릭하십시오.

오늘날 자동 테스트 장비 시장 (ATE)

핀 전자 장치 (PE)를위한 전형적인 집적 회로 (IC) 솔루션은 여러 다른 공정 기술을 가진 여러 반도체 회사에 의해 제공되었습니다. 수년에 걸쳐 단일 테스트 대상 장치 (DUT)의 모든 기능을 지원하는 일반적인 칩셋에는 바이폴라, 상보적인 바이폴라, BiCMOS, SiGe BICMOS, CMOS, HV CMOS 및 GaA 및 필드 프로그래밍 가능 게이트가 포함되었습니다. 어레이 (FPGA). 다른 ATE 기능에 사용되는 이러한 각기 다른 기술은 개별적으로 패키지됩니다. 이로 인해 상당한 양의 보드 공간을 차지하는 ATE 솔루션과 상당한 양의 전력 소비 및 비용, 그리고 채널의 열 설계를위한 관련 열 제거를 다루기가 어려워졌습니다. 이로 인해 채널의 보드 크기가 제한되고 병렬로 테스트 할 수있는 장치 수가 제한되어 $ / 장치 테스트 시간에 영향을줍니다. 이것은 비용과 전력 문제이기도합니다. 새로운 고급 CMOS 기술은 ATE의 패러다임 전환을 제공합니다. CMOS는 높은 수준의 통합, 단일 다이에서 많은 수의 채널을 제공하고 전력 및 비용을 낮출 수 있습니다. CMOS에 통합 할 수 있으면 여러 장치를 병렬로 테스트 할 수있어 테스트 시간과 DUT 당 테스트 비용이 줄어 듭니다. 이러한 경향은 새로운 유형의 ATE를 가능하게하는 CMOS 고유의 새로운 프로세스 기능에 의해 시작되었습니다. 더 작은 채널 크기, 더 낮은 비용 및 전력 및 병렬로 테스트 된 여러 DUT는 이전에 CMOS 공정 기술 발전을 활용하지 않은 개념입니다. 오늘날 PXI 인스트루먼트 카드에는 64 개의 고속 디지털 채널을, 일반적인 인스트루먼트 카드에는 192+ 채널을 장착 할 수 있습니다. 이 레벨의 채널 밀도는 최대 32, 64 또는 수백 개의 DUT를 병렬로 테스트 할 수 있습니다.

실리콘 바이폴라 기술은 역사적으로 ATE 핀 전자 집적 회로에 사용되었습니다. 이는 핀에 대한 큰 전압 스윙이 필요하고 구형 바이폴라 기술에서 바이폴라 트랜지스터의 항복 전압이 이러한 요구 사항을 지원할 수 있다는 사실의 결과입니다. 최근에는 실리콘 게르마늄 (SiGe) BiCMOS 기술이 PE에도 고려되고 있습니다. SiGe 기술에는 고장 전압과 장치 FT 사이의 절충을 허용하는 여러 가지 양극성 장치 유형이 있습니다. 또한, SiGe 바이폴라 장치의 이미 터 피처 크기는 핀 전자 장치의 제어를위한 일부 CMOS 지원 회로뿐만 아니라 하나 이상의 PE 채널을 동일한 다이에 통합 할 수 있도록합니다. 이는 0.35 mm에서 0.18 mm까지의 채널 길이를 가진 SiGe BiCMOS 기술에서 CMOS 디바이스를 활용할 수있는 결과입니다.


Mystery : SOC Octal 500MHz Integrated Pin Electronics

현재 양극은 여전히 자동차와 같은 시장을위한 보드 레벨 제품을 지원하는 핀 전자 장치에 대한 고려 사항이지만, 현재와 미래의 SOC를 테스트하기 위해 비용이 많이 드는 고급 ATE를 사용하는 많은 새로운 신흥 대량 시장에 대해 채널당 ($ / 채널)이 새로운 테스트 플랫폼에서 문제가되었으며, CMOS는 여러 가지 이유로 양극성에 대한 경쟁자가되었습니다. ATE 전자 제품의 현재와 미래의 드라이브는 $ / 채널과 ATE의 채널당 물리적 보드 크기를 줄이는 것입니다. 이는 양극성 또는 SiGe BiCMOS와 함께 어려운 제안입니다. 아날로그 혼합 신호 CMOS 기술 노드는 관련 항복 전압과 함께 계속 하향 구동되지만 가변 드레인 장치와 같은 일부 특수 장치를 이러한 기술에 추가하여 높은 항복 전압 (HV)을 갖는 아날로그 혼합 신호 CMOS 장치를 가능하게합니다. 아날로그 혼합 신호 CMOS에 핀 전자 장치를 포함시킬 수 있습니다. 현재 HV 디바이스는> 30V 고장을 지원하며 이는> 50V로 진화합니다. 현재 PE CMOS 솔루션은 180nm에서 65nm로 마이그레이션하고 있으며이 기술 노드 감소로 HV 디바이스 기능이 향상되고 있습니다.   

ATE 지원 전자 장치는 SOC 자체가되고 있으며, 타이밍 생성과 같은 특수 프로세스에서 별도의 패키지 된 장치로 사용되었던 많은 기능의 통합이 이제 높은 수준의 통합으로 CMOS 프로세스에 포함될 수 있습니다. 아날로그 및 디지털 ATE 기능을 단일 SOC에 통합 할 수 있으므로 ATE의 크기와 비용을 줄일 수 있습니다. 또한 모든 신호 처리 및 디지털 캘리브레이션을 온칩에 포함시켜 장치를보다 쉽게 배치 할 수 있습니다. 현재 FPGA에 구현 된 타이밍 생성기 (TG)를 보유한 ATE 고객은 이제 PE를 포함한 맞춤형 SOC에이 기능을 포함시킬 수 있습니다. 이 통합 기회는 PE와 동일한 SOC에서 고객 별 TG IP를 가질 수있는 기능을 제공합니다. TG는 현재 FPGA 솔루션보다 고객에게 더 높은 해상도, 낮은 지터, 더 많은 프로그래밍 기능 및 유연성을 제공합니다. CMOS 노드 스케일링을 이용하면 $ / 채널, 전력 및 보드 공간을 줄일 수 있습니다.      

ATE의 보드 크기 축소를 향한 이러한 추진은 HV CMOS 장치를 사용하여 보드의 기존 개별 장치 인 기능을 대체하는 것을 고려함으로써도 가능합니다. 이 CMOS HV 디바이스에는 다중 게이트가 있으며, 이는 알려진 설계 기술을 통해 큰 전압 스윙을 지원할 수 있습니다. HV 장치는 또한 PE 및 TG와 동일한 SOC에서 PMU (parametric measurement unit) 및 DPS (device power supply)와 같은 ATE 기능을 통합 할 수 있으며 단일 다이에서 많은 채널을 지원합니다. 따라서 아날로그 혼합 신호 CMOS 기술은 과거에 이산 표면 실장 (SMT) 장치와 별도의 패키지 장치를 서로 다른 프로세스 기술로 통합 한 여러 장치 유형의 통합을 통해 채널 크기와 비용을 줄이는 방향으로 나아가고 있습니다. HV CMOS 장치의 주파수 성능이 지속적으로 향상됨에 따라 CMOS는 역사적으로 양극성 인 ATE의 기능에 대한 양극성 및 SiGe 기술을 경쟁하고 대체 할 수있는 더 많은 기회가있을 것입니다. 현재 HV CMOS는 200-400MBps 이상의 핀 전자 장치를 지원할 수 있습니다. 이는 PE 채널 수가 8을 초과하는 아날로그 혼합 신호 CMOS 프로세스 진화로 2-4GBps로 발전 할 것입니다. 채널당 보드 크기는 중요한 고려 사항입니다. HV CMOS와 더 작은 지오메트리 CMOS 장치를 활용하여 통합 할 수있는 모든 기능은이 기술을 활용할 수 있습니다. 이는 이상적으로 값이 큰 커패시터와 CMOS SOC가있는 보드가되므로 보드 크기가 가능한 물리적 한계로 줄어 듭니다.   

채널 밀도 개선 측면에서 아날로그 혼합 신호 CMOS는 채널당 전력 손실이 비슷한 양극성 제품보다 2 배에서 4 배 낮아져 칩당 2 채널에서 칩당 가장 일반적으로 8 채널로 채널 밀도가 증가했습니다. CMOS 기술 노드의 감소는 더 작은 패키징, 더 낮은 전력 소비, 더 높은 수준의 통합 및 더 낮은 비용을 가능하게합니다. 이러한 모든 요소는 CMOS가 바이폴라와 경쟁 할 수없는 CMOS를 제공 할 $ / 채널의 감소에 기여할 것입니다. 또한 현재 CMOS 설계를 개발 비용과 생산 비용을 줄이면서 노드를 낮추도록 이식 할 수 있습니다. 고급 아날로그 혼합 신호 CMOS를 사용하여 ATE 고객을위한 SOC 솔루션을 개발하여 최종 ATE 제품의 $ / 채널 비용을 절감 할 수 있습니다. ATE의 미래는 CMOS 기술 노드가 계속 줄어들면서 더 높은 핀 수와 더 빠른 속도로 SOC를 테스트하는 것입니다. 이러한 과제를 해결하기 위해서는 속도에 맞는 ATE 칩 솔루션이 필요합니다. PE와 지원 ATE 기능이 축소되고 유지되는 것은 당연한 일입니다. 이 추세를 실현하고이 경로를 계속하여 저전력에서 고속 ATE 솔루션을 제공하면서 $ / 채널 및 보드 공간을 줄이면서 고유 한 ATE 솔루션을 제공 할 수있는 기회가 있습니다. 이러한 실현을 기반으로 고유 한 ATE SOC 솔루션을 회사에 제공 할 수 있으며 ATE 마켓 플레이스의 차별자인 솔루션을 제공 할 수 있습니다.    

Korean
English Chinese Japanese Korean
맨위로 스크롤

엘리베이터 선택 가이드

최신 제품 선택 안내서를 다운로드하려면 아래를 클릭하십시오.

신비

SOC Octal 500 MHz 통합 핀 일렉트로닉 / DAC / PPMU / Deskew

요청을 다운로드하십시오. 미스터리 데이터 시트를 받으려면 아래 요청을 작성하십시오.

유로파 ISL55180
PDF 데이터 시트

우리 양식 작성에 감사드립니다. 아래 버튼을 클릭하여 PDF 데이터 시트를 다운로드하십시오.