ATE文章

使用FPGA進行半導體ATE的格式和時序生成

ATE數字系統傳統上由定序器,格式器,定時發生器和引腳電子組成。有關在設計的每個部分中使用哪些組件的決定,主要取決於性能規格和所需的成本。這些組件包括分立的,完全定制的ASIC,現場可編程門陣列或市售部件。

現場可編程門陣列(FPGA)具有靈活性,已被用於中低性能ATE數字子系統的定序器和定時/格式化。

用FPGA實現定序器可以靈活地定制數字子系統,以進行邏輯,存儲器或混合信號測試。通常,所需的FPGA時鐘完全在目標FPGA的規格之內。與競爭對手的產品相比,定序器和模式執行階段通常使每個系統都與眾不同。

在不同的ATE平台之間,格式和計時功能通常相似。差異在於週期到週期的邊緣放置分辨率和精度,以及用於通道偏移校正的精細偏移控制。引腳電子IC中通常可以使用精細的去歪斜控制。

FPGA已經成功地用於定時和格式功能,但是隨著系統性能要求增加到50-100Mhz模式速率以上以及系統邊緣放置精度降至1ns以下,FPGA迅速成為限制因素。儘管FPGA I / O結構中的SERDES引擎可以提供<100ps的分辨率,但實現這種邊到邊時序放置的可靠性增加了設計時間,並促使設計人員選擇更大,更昂貴的FPGA。

SERDES模塊最常見的用法是用於各種通信協議,例如PCIe,而FPGA設計工具提供了出色的工具來設計和表徵這些功能。在使用這些SERDES模塊設計時序部分時,設計人員經常遇到障礙,FPGA供應商提供的有限工具可以解決問題。設計人員通常花費10倍的預算工程時間來實現和表徵這些時序電路。典型的問題包括:通道之間的線性不一致,高於可接受的抖動以及難以在每次運行之間進行設計佈線。

當設計人員試圖增加通道數時,需要將其遷移到更大,更昂貴的FPGA。過去,設計人員能夠以更低的成本利用更快,更大的FPGA。然而,最近,FPGA公司的重點一直是提高計算能力,以解決數據中心和人工智能市場。增加更多計算元素增加了成本,給ATE設計人員帶來了最小的好處或負面的影響。此外,服務於ATE市場的舊設備的成本已經開始急劇上升,尤其是對於大型設備。這將使用較大的FPGA的較高通道ATE的成本提高到僅針對FPGA的$50 /通道。

為了以200+ MHz的碼率實現更高性能的ATE,ATE設計人員需要使用定制的或商用的格式和定時發生器IC。然後,他們可以將合理成本的FPGA用於設計的定序器部分。

商業上可用的時序發生器將為較小的ATE公司提供在數字ATE儀器中提升性能階梯的能力。這些芯片旨在與高性能引腳驅動器接口,而無需過度約束的FPGA I / O。

通過購買具有高端性能的定時芯片,這將減少設計,表徵和測試時間,並降低每通道成本,同時提供更高性能的數字ATE規格。時序精度由供應商指定,不需要在系統測試時對這些參數進行廣泛的表徵和生產測試。

商業計時芯片將最終節省ATE公司的開發成本,上市時間以及系統的整體成本,同時提供一條通往更高端性能的途徑。

MIPI規格和測試

移動行業處理器接口(MIPI®)標準為移動設備(如智能手機,平板電腦,筆記本電腦和混合設備)的設計定義了行業規範。 MIPI接口在5G移動設備,互聯汽車和物聯網(IoT)解決方案中扮演戰略角色。 MIPI標准定義了三個獨特的物理(PHY)層規範:MIPID-PHY®,M-PHY®和C-PHY®。 MIPI D-PHY和C-PHY物理層支持相機和顯示應用程序,而高性能相機,內存和芯片對芯片應用程序則支持在M-PHY層之上。

MIPI由MIPI聯盟管理,MIPI聯盟是包括英特爾,諾基亞,三星,摩托羅拉,TI,ST等移動行業領導者的協作。MIPI聯盟的目標是促進移動應用處理器接口的開放標準。這將有助於更快地為移動用戶提供新服務。

在移動市場中,MIPI Alliance規範針對在移動網絡上運行的移動設備。典型的設備是智能手機,平板電腦,筆記本電腦和混合設備。 MIPI Alliance提供的規範可以滿足製造商對物理層,多媒體,芯片對芯片或處理器間通信(IPC),控制/數據,調試/跟踪以及軟件集成應用的各種需求。

所有這些規範旨在解決成功進行移動設計所必需的三個特徵:1)低功耗,以保持電池壽命; 2)高帶寬以實現功能豐富的數據密集型應用,以及3)低電磁干擾(EMI)以最大程度地減少無線電與設備中其他子系統之間的干擾。

智能手機

智能手機行業是MIPI規範的最大單一市場。所有主要芯片供應商均使用MIPI Alliance規範,並且市場上所有智能手機均至少包含一項MIPI規範。 MIPI規範用於數億智能手機。

MIPI Alliance規範涵蓋了設備中所有接口需求。該規範可用於集成調製解調器,應用處理器,攝像機,顯示器,音頻,存儲設備,天線,調諧器,功率放大器,濾波器,開關,電池,傳感器和其他組件。

組件供應商和設備製造商使用MIPI Alliance規範,是因為該技術簡化了設計,降低了設計成本並縮短了高效,高性能產品的上市時間。從根本上說,每個規範都進行了優化,以確保移動設備所需的三個性能特徵:低功耗,以保持電池壽命;高帶寬,以實現功能豐富的應用;以及低電磁干擾(EMI),以優化無線電和子系統的性能。

平板電腦,筆記本電腦和混合設備

融合移動和計算功能的設備是MIPI Alliance規範的重要市場。 MIPI規範有助於建立和發展平板電腦市場,PC行業的許多組織在移動連接的筆記本電腦,平板電腦/筆記本電腦混合動力及其他設備中使用MIPI規範。這些設備中MIPI規範的典型用例包括:連接和管理高清顯示器的功耗,並最大程度地減少通過鉸鏈連接攝像機或顯示器的電線數量。

 技術指標

MIPI規範僅涉及接口技術,例如信令特性和協議;它們沒有使整個應用處理器或外圍設備標準化。利用MIPI規範的產品將保留許多差異化功能。通過啟用共享公共MIPI接口的產品,系統集成的負擔可能會比過去減輕。[8]

MIPI與空中接口或無線電信標準無關。因為MIPI規範僅滿足應用處理器和外圍設備的接口要求,所以符合MIPI的產品適用於所有網絡技術,包括GSM,CDMA2000,WCDMA,PHS,TD-SCDMA等。

MIPI的一些規範包括:

  • 相機串行接口顯示串行接口
  • 顯示像素界面
  • 系統電源管理接口(SPMI)
  • SoundWire,於2014年推出[12]

MIPI CSI接口

CSI代表攝像機串行接口。它指定主機處理器和攝像頭模塊之間的高速串行接口。圖2描述了MIPI CSI-2接口。

以下是MIPI CSI-2接口的功能。

  • 它是圖像傳感器和應用處理器之間的高性能串行接口。
  • 它使用具有多達4條數據線的D-PHY物理層,提供大約4Gbps的數據吞吐量。
  • 如圖所示,用於攝像機控制功能的獨立的I2C兼容接口。
  • MIPI CSI接口具有以下優點。
  • 可擴展性•功耗更低•可靠性更高•系統成本更低

MIPI DSI接口

 DSI代表顯示串行接口。它是高速,高性能的串行接口。 DSI接口可在應用處理器和顯示模塊(或顯示橋IC)之間提供高效,低功耗和低引腳數的連接。它使用MIPI D-PHY作為物理層。以下是MIPI D-PHY的功能。

  • 它使用4條數據線和1條公共差分線
  • 吞吐量可以達到1Gbps。
  • 像素和數據命令都被序列化為處理器和顯示IC之間的單個物理流。狀態從顯示IC傳送到應用處理器。

MIPI測試

MIPI設計與仿真

您需要設計可滿足不斷發展的數據存儲,數據傳輸,顯示,攝像頭,內存,電源以及MIPI規範定義的其他要求的移動設備。客戶要求更高的性能,多媒體內容的實時流和功能豐富的應用程序。

MIPI發射器測試

您需要測試MIPI發送器設備的性能,以確保它不是傳輸線接收端信號雜質的根本原因。 MIPI D-PHY,M-PHY和C-PHY都具有獨特的發射機測試挑戰。通過執行數百項測試,您可以使用自動一致性測試軟件節省大量測試時間。

MIPI接收器測試

您需要測試您的MIPI接收器設備,以確保它可以正確檢測輸入信號的數字信號內容。重要的是要針對最壞情況的壓力條件進行測試,以解決傳輸通道中的信號衰減問題。您需要準確的高速信號激勵以及位錯誤檢測功能來測試MIPI接收器的性能。自動化的一致性測試軟件使您能夠快速測試設計的所有關鍵參數。

MIPI協議測試

協議驗證主要發生在接口層。 MIPI規範的PHY層上支持許多不同的協議,包括CSI-2,DSI-1,DigRF,CSI-3,UFS,UniPro,SSIC和MPCIe。每個協議都有其獨特的要求和測試。對於MIPI D-PHY和M-PHY協議,物理層和鏈路層之間以及傳輸層和高層應用程序層之間都有一個堆棧。為了真正識別錯誤存在的地方,理想的是能夠“查看”該堆棧。

MIPI接口如何啟用5G智能手機

高端5G智能手機的第一波(第一階段)預計將增強當前市場上的高端4G設備。重大改進將包括添加新的5G NR RF子系統,以及其他子系統的發展,以實現更好的用戶體驗和更豐富的多媒體功能。例如,這些5G智能手機可能具有三到四個具有高幀率/慢動作視頻捕獲功能的高分辨率後置攝像頭,增強型麥克風陣列,多聲道音頻和立體聲揚聲器。

5G調製解調器和應用處理器使用MIPI規範,例如相機的CSI-2和顯示器的DSI-2,以及低功耗,高帶寬,引腳效率高的MIPI D-PHY或C-PHY物理層。在5G設計中,用於RF前端設備控制的MIPI RFFE和帶有M-PHY的用於高性能閃存的MIPI UniPro都已無處不在。 MIPI I3C,SoundWire,SLIMbus和即將發布的VGI規範也有望在許多即將發布的5G智能手機平台中採用。

MIPI CSI-2

MIPI CSI-2是移動和其他市場中使用最廣泛的相機接口。它以其易用性和支持各種高性能應用程序(包括1080p,4K,8K以及更高的視頻和高分辨率攝影)而得到廣泛採用。

對於移動設備中的任何單機或多機實現,設計人員應該對MIPI CSI-2感到滿意。該接口還可以用於互連頭戴式虛擬現實設備中的攝像頭。用於信息娛樂,安全或基於手勢的汽車智能汽車應用;用於客戶內容創建和消費產品的影像應用程序;無人機物聯網設備可穿戴設備;和3D面部識別安全或監視系統。

最新版本MIPI CSI-2 v3.0對規范進行了增強,旨在為跨移動,客戶端,汽車,工業IoT和醫療等多個應用空間的機器感知提供更高的功能。 RAW-24用於以24位精度表示單個圖像像素,旨在使機器能夠根據優質圖像做出決策;例如,自動駕駛汽車可以判斷圖像上的黑暗是無害的陰影還是要避免的車道坑洼。智能關注區域(SROI)(用於分析圖像,推理算法並做出更好的推論)可以使工廠車間的機器能夠更快地識別傳送帶上的潛在缺陷,或者使醫療設備更確定地識別此類異常情況。作為腫瘤。統一串行鏈路(USL)(用於封裝圖像傳感器模塊和應用處理器之間的連接)對於減少IoT,汽車和客戶端產品中的生產率和內容創建(如多合一和集成)所需的電線數量至關重要。筆記本平台。

MIPI CSI-2可以在MIPI Alliance的兩個物理層之一上實現:MIPI C-PHY v2.0或MIPI D-PHY v2.5。它與所有以前的MIPI CSI-2規範向後兼容。性能是通道可擴展的,例如,使用三通道(九線)MIPI C-PHY v2.0接口可提供高達41.1 Gbps的速度,或使用四通道(十線)MIPI D-PHY可以提供18 Gbps的速度MIPI CSI-2 v2.1下的v2.5接口。

測試基於MIPI規範的設備

半導體器件製造商的最新趨勢是在單個器件中添加多個基於MIPI®規範的高速端口。儘管這對負責在自動測試設備(ATE)上創建高故障覆蓋率測試解決方案的生產測試工程師也構成了巨大的挑戰,但它可以實現功能強大的影像和顯示密集型應用程序的實現。這種故障範圍通常需要創建一個並行的,全速的,面向系統的功能測試,同時還要克服傳統ATE的局限性和所測試的MIPI協議的複雜性。

MIPI定義了三種高速PHY層標準,它們用於不同的應用程序:

  • D-PHY是變速單向時鐘同步流接口,具有低速帶內反向通道,並支持攝像頭(CSI)和顯示(DSI)接口。
  • M-PHY是基於性能的雙向數據包/網絡接口,支持諸如相機(CSI),存儲(UFS),DigRF以及UniPro,LLI,SSIC,M-PCIe等接口,用於處理器間通信
  • C-PHY是一個變速單向嵌入式時鐘流接口,具有低速帶內反向通道,並支持相機(CSI)和顯示(DSI)接口。

每個接口都提供廣泛的參數,包括時鐘方法,通道補償,引腳數,最大幅度,數據速率和格式,每個端口的帶寬,數據編碼和時鐘恢復。 D-PHY,M-PHY和C-PHY MIPI接口不受合規性程序的控制,因為用戶無法訪問它們。但是,規範一致性的驗證對於半導體供應商和系統集成商至關重要,以確保組件之間的互操作性。

組件的MIPI規範和一致性測試套件(CTS)要求非常複雜,測試它們具有挑戰性。與被測設備(DUT)的連接性,同時確保信號完整性得以維持,在不給DUT施加過大壓力的情況下為DUT產生最壞情況的刺激或從DUT獲取測試結果信息就是此類挑戰的例子。

BER測試解決方案通過提供準確的高速信號激勵和誤碼檢測功能,提供了靈活地精確測試所有類型的MIPI接收器的靈活性。高性能任意波形發生器可以解決更複雜的C-PHY和D-PHY信號刺激問題。自動化的測試軟件有助於減少測試開發和執行時間,同時確保可重複性和準確性。

提升ATE的競爭優勢

Elevate是用於下一代自動測試設備(ATE)設計的創新,低功耗,高密度組件的領先供應商。憑藉始終如一的交付最高密度,最低功耗解決方案的良好記錄,圍繞Elevate產品設計的系統在ATE市場領域具有競爭優勢,能夠成功適應新興趨勢和挑戰,同時提供不斷增長的最終用戶價值。

Elevate為ATE市場提供了可變集成度的各種解決方案,因此我們可以滿足多個最終用戶細分市場的獨特需求,例如片上系統(SOC)測試,內存測試,老化測試(TDBI) ),在線測試(ICT)及更高版本。

Elevate的使命是通過提供可解決業界最複雜的ATE挑戰的世界級測試集成電路(IC),為我們的半導體和系統測試客戶提供服務。通過設計最低功耗/最高密度的解決方案,我們力求超越現在和未來的客戶期望,以提供最低的測試成本為目標。 

提升簡介

提升:綜合測試技術的世界領先者

半導體測試的基礎:
技術愛好者知道摩爾定律,該定律指出,密集集成電路中的晶體管數量每兩年翻一番。很少有人考慮如何設計,生產和測試這些芯片。隨著電子產品中矽含量的增加,功能性成倍增長,要求減小尺寸,功耗和成本。測試芯片的製造缺陷的需求對於提供工作組件並確保長壽命性能至關重要。生產中進行的測試必須適當全面,並且成本要盡可能低。必須有人製造測試所有這些IC的芯片-該公司是ElevATE Semiconductor。

在ElevATE,我們設計和製造集成電路,這些集成電路可以從關鍵參數中測試半導體的所有功能:功率,速度,電壓以及芯片在其中運行的整個系統。我們可以識別出處理和性能方面的缺陷,或者隨著時間的推移,參數之間的差異。我們的解決方案可提供所有數據I / O,測量參數,供電功率以及被測設備(DUT)的功率響應。我們的電路足夠精確,可以表徵數據中心應用中使用的最新高速服務器處理器,存儲器模塊和人工智能(AI)FPGA。

我們的隊伍:
詢問任何工程師,您都會被告知測試工程師是特殊的品種。自90年代初以來,我們的創始人和團隊中的許多人就進入了半導體測試領域。 ElevATE的歷史可追溯至2012年的Intersil,其悠久的歷史可以追溯到2000年初的PlanetATE,我們在這里首次設計了許多解決方案。我們的客戶包括最大的半導體測試公司,初創測試公司,測試公司和半導體製造商。他們採購了10年前設計的產品,今天繼續在生產板上發貨。我們期望我們的新設計至少可以長期使用。

我們的方法:
客戶不斷變化的挑戰決定了我們的下一代產品。半導體測試繼續朝著更短的測試時間前進,同時測試了更多的器件,目的是最大限度地降低測試成本。我們看到對更高速度和更多通道數下可能的最低功耗的更多需求,這對我們的工程師挑戰了工藝和設計的極限提出了挑戰。

我們專注於測試,並且知道質量對我們的設計,製造和支持流程的重要性。 ElevATE已通過ISO9001認證,並且是一個持續改進的組織。我們的產品需要經過嚴格的合格測試和表徵,然後才能在客戶板上找到它們的家–實際上,每個芯片在準備交付之前都可以經過3,000多次模擬測試。

我們提供多種定制產品的方式,以滿足客戶各種技術需求。如果您擁有最先進的技術,則需要世界上最好的測試電路來對其進行測試–請與我們聯繫,看看為什麼我們的經驗,世界一流的產品組合以及我們的團隊是業內最好的!

SE-DPIN:適用於PXIe和自定義ATE儀器的可擴展(16 .. 256+)I / O卡技術

Salland Engineering提供超過28年的服務,以開發和製造用於半導體行業的定制ATE儀器。首席執行官Paul van Ulsen說; “製造高密度儀器總是要在適當的可用功率和散熱範圍內以適當的每通道成本在性能,密度/吞吐量之間找到適當的平衡。”

為了應對這些挑戰,Salland決定自己設計儀器IP。這使客戶可以從可靠且可用的構建基塊中受益,以適當的成本實現高性能和超高密度。

Salland的“現成”定制OEM儀器解決方案使客戶能夠以很小的成本和最小的風險來構建ATE儀器。在這方面,Salland遵循與Elevate類似的方法,為定制應用程序構建標準解決方案。

Salland最新的概念證明是基於ElevATE的Mystery Octal SOC ASIC的可擴展200MHz DPin IO技術。這是一款帶有8個神秘IC的64ch PXIe卡,具有:

  • 64(/ 32)通道,200MHz /最高500Meps PXIe格式的數字I / O卡
  • 基於ElevATE Mystery ASIC和基於FPGA的時序發生器
  • 可擴展的體系結構,分為16個通道,最高256+
  • 技術可以以各種形式使用;模塊,ATE,PXIe等

與山。 Salland是一款神秘的ASIC,能夠通過風冷解決方案顯著增加通道數和速度,該解決方案旨在滿足PXIe卡的嚴格電源/空間要求。 

風冷

SE-DPIN:PXI I / O卡規格

構成因素 單插槽3U PXI
#頻道 64(或32)個獨立I / O
大向量記憶 256M向量
掃描內存 最多4G向量(可選)
錯誤記憶 1千
最大向量率 200MHz(39ps Res),最高500Meps
最大失調(DGS – GND) ±300毫伏
高電壓模式
頻率範圍 100Hz…50MHz
電壓範圍 -2.0V至+ 6.0V
高速模式 高速模式單端/差分LVDS
頻率範圍 100Hz…200MHz
電壓範圍 0.0V至+ 4.0V
阻止到IO卡

ElevATE DPS –推動下一代測試

器件電源(DPS)半導體提供靈活的電壓和電流力測量功能,可滿足廣泛的測試應用需求。我們的DPS產品組合包含集成的片上系統(SOC)解決方案,其中包含多達8個獨立通道。接口,控制和I / O是數字的,所有模擬電路都集成在芯片中。

提升DPS –市場領先功能

  • 業內最低的淨空。節能高達5倍。
  • 節省空間。同類最佳的密度,提高了2到4倍。
  • 類領先的強制電壓範圍。 (60V操作窗口)  
  • 獲得專利的“無毛刺”電壓範圍變化。
  • 集成的電壓和電流箝位可實現DUT保護。
  • 可靠的DPS,具有超過100A的可靠運行。
  • 極快的負載瞬態響應時間
  • 高精度PMU功能

ElevATE DPS產品滿足當今和明天的ATE測試設備的功率和麵積密度要求。通過最大化DPS的功率效率並減少佔用空間,ATE設備製造商現在可以通過在其測試解決方案中添加更多通道來測試更多IC。

提升DPS –特色產品

維蘇威– 高度集成的八進制SOC被測器件(DUT)電源解決方案。維蘇威(Vesuvius)具有超低功耗,堪稱同類產品中佔地少的領先產品。了解有關維蘇威火山的更多信息。  https://www.ElevATEsemi.com/vesuvius/

惠特尼 –具有雙通道1A功能的DPS,具有領先的60V工作窗口,在-60V至+ 60V範圍內。了解有關惠特尼的更多信息。 https://www.ElevATEsemi.com/2020products/

高效DPS – 具有無干擾架構的四通道DPS。 Imax = 1A可控詳細了解我們的高效DPS。 https://www.ElevATEsemi.com/2020products/

有關ElevATEs全系列DPS產品的更多信息,請訪問: https://www.ElevATEsemi.com/products-dps/

關於ElevATE Semiconductor

ElevATE Semiconductor成立於2012年,是為汽車,存儲器,5G,工業,LCD,數據中心市場設計和製造自動測試設備(ATE)半導體的行業。了解更多 www.ElevATEsemi.com.

公噸。神秘,實現Pin Electronics Trifecta

隨著技術的發展,以及對人工智能,深度學習,機器學習,汽車,IOT,醫療保健和其他領域中下一代芯片的需求增加,需要提供更快,更高密度和更低功耗的ATE(自動測試設備)半導體的技術。

在ElevATE,目標是為我們的客戶提供創新的針腳電子(PE)解決方案 速度, 功率,和 密度。該公司的新引腳電子芯片, 公噸。神秘 實現了此設計三重奏:將速度提高50%,功耗降低67%,總尺寸降低75%。通過20多年的ATE專業知識,電路架構的進步以及現代亞微米技術的使用來實現這一目標。 

密度。在設計上,謎團暗示著空間的緊湊和有效利用。在技術上,它還可以在速度和功率之間實現良好的平衡。無論是最新的智能手機,數據中心刀片服務器還是ATE測試系統,速度,功率和密度的三重挑戰始終保持不變。 

三重效果為ATE系統設計人員帶來的優勢是所有三個軸的靈活性。速度提高50%可以測試最現代的處理器,SOC,FPGA和存儲器技術。功耗降低67%,可使被測引腳/器件的數量增加三倍,而無需增加功耗預算。尺寸減小75%,可使被測引腳數增加四倍,而與當前架構相比,無需擴展整體PCB尺寸。公噸。達成此三連勝的奧秘,為ATE製造商提供了創新空間,而沒有先前性能限制的障礙。

神秘山(Mt Mystery)提供的技術三連勝創造了額外的好處。它允許ElevATE降低解決方案成本。結合ElevATEs ISO認證的設計和質量,可為我們的客戶帶來切實的總擁有成本優勢。

公噸。現已揭開神秘面紗,它是SOC Octal 500Mz集成引腳電子解決方案,該解決方案集成了所有模擬功能以及為自動測試設備創建8個獨立引腳通道所需的數字支持電路。

有關山的信息。奧秘和其他ElevATEs PE產品,請訪問: https://www.elevatesemi.com/products-pin-electronics/

關於ElevATE Semiconductor

ElevATE Semiconductor成立於2012年,是為汽車,存儲器,LCD,工業和IOT市場設計和製造自動測試設備(ATE)半導體的全球領導者。了解更多 www.elevatesemi.com.

5G測試:問題與啟示

第五代蜂窩技術被稱為5G,有望實現電信,自動化和計算領域的巨變。一些分析家和未來主義者認為,它具有以比互聯網本身更大的方式來變革社會的潛力。但是,5G的性能要求給IC / SOC測試,PCB組裝測試,成品設備測試和網絡設備一致性測試帶來了一系列獨特的挑戰。


5G是IMT-2020性能要求的通用名稱,由國際電信聯盟(ITU-R)定義。滿足IMT-2020要求的技術可以與滿足4G要求的技術相同的方式將其技術作為5G進行銷售-包括受第三代合作夥伴計劃(3GPP)系列標準支配的長期演進(LTE)和受WiMAX支配的WiMAX。由電氣和電子工程師協會(IEEE)802.16系列標準制定的–通常稱為4G。 3GPP用於5G無線設備的技術被稱為New Radio或“ NR”。
與專注於改善便攜式計算設備的連接性的前幾代蜂窩一樣,5G將用戶體驗的數據速率提高了幾個數量級,並將延遲降低到接近實時水平。此外,5G增加了對時間關鍵型應用程序的支持,例如針對智能/自動駕駛汽車和虛擬或增強現實的精確定位(無需GPS衛星),並擴展了對物聯網(IoT)應用程序和機器人系統的支持。 5G無線電將利用波束成形和多輸入,多輸出(Massive MIMO)天線,這些天線利用空間復用和多徑來改善信道性能和頻譜效率。為了達到5G要求的性能水平,設計人員將把計算,內存,數字和模擬/ RF電路以及半導體推向極限。
另外,隨著每一代蜂窩技術的發展,所需一致性測試的複雜性呈指數增長。 3GPP版本14(包含一些5G之前的元素)在完整一致性套件中指定了大約15,000個測試。 3GPP 15版(5G早期)指定了大約300,000個測試–測試複雜度增加了20倍。我們應該期望3GPP Release 16(純5G)將指定其他測試。值得注意的是,這些數字不包括旨在表明5G設備和設備不會在共享頻譜中乾擾非5G設備的共存測試。隨著測試數量的增加,測試成本上升-對更高測試速度和測試靈活性的需求也將增加。

測試5G設備和設備的RF前端(RFFE)具有挑戰性,因為空中接口頻率範圍從450 MHz至6 GHz(在FR1頻段中)和24.25 GHz至52.6 GHz(在FR2頻段中),並且包括授權的和無牌樂隊。 5G RFFE(特別是在用戶設備中)的功耗將是一個考慮因素,因為功率放大器的效率會隨著輸出頻率的升高而降低。此外,5G接收器和發射器上的電源管理架構都需要對信號電平的變化做出非常快速的響應,當5G鏈路使用受到視線障礙嚴重影響的更高頻率時,這種變化可能會迅速改變。

在需要高吞吐量的5G使用配置文件中,5G基帶集成電路和片上系統設備將使用極快的數據速率-對於5G NR基站設備中的某些SERDES接口,每秒約32吉比特。 Nyquist-Shannon採樣定理要求時鐘速率至少是數據速率的兩倍,這意味著測試系統中的採樣時鐘將以等於或大於更高的5G空中接口頻率的速度運行–這對信號完整性測試的設計具有重要意義固定裝置和電路。同樣,5G的端到端延遲要求等於或低於1毫秒,這意味著測試夾具和電路必須能夠高速測量和管理過渡。

鑑於上述情況,很明顯,必須使用RF技術設計5G NR設備和裝置(以及用於分析它們的測試儀)中的數字電路,並註意傳輸線的影響,端接阻抗和不匹配終端的信號反射。在某些情況下,頻率會很高,以致只能進行輻射測試,因為傳輸線效應和RF校準要求將使進行的測試成為不可能。對於低納米尺寸的集成電路和片上系統設備,分析片上電路模塊之間的交叉耦合將非常重要。

在Elevate,我們了解ATE。我們的高密度引腳電子產品結合了速度,靈活性和市場上每個通道的最佳經濟價值。我們是市場上最大的測試公司,世界上最大的處理器公司以及將新的,創新的芯片推向市場的新興公司的選擇。 單擊此處以了解有關5G測試注意事項的更多信息。

自動測試設備市場(ATE)今天

用於引腳電子器件(PE)的典型集成電路(IC)解決方案已由多個半導體公司以多種不同的工藝技術提供。多年來,支持單個待測器件(DUT)所有功能的典型芯片組包括雙極性,互補雙極性,BiCMOS,SiGe BICMOS,CMOS,HV CMOS和GaAs,以及現場可編程門數組(FPGA)。用於不同ATE功能的這些不同技術中的每一種都是單獨包裝的。這導致ATE的解決方案佔用了大量的電路板空間,以及大量的功耗和成本,以及處理通道熱設計的相關散熱的困難。這對通道的電路板尺寸產生了限制,並限制了可以並行測試的器件數量,這會影響$ /器件的測試時間。這也是成本和電力問題。新的先進CMOS技術為ATE提供了範例轉換。 CMOS可以在單個芯片上提供高水平的集成,大量通道,並且功耗和成本更低。集成在CMOS中的能力還將能夠並行測試多個器件,從而減少每個DUT的測試時間和測試成本。這種趨勢是由CMOS的新獨特工藝特徵引發的,這使得這種新型ATE成為可能。較小的通道尺寸,較低的成本和功率以及並行測試的多個DUT是以前沒有利用CMOS工藝技術發展的概念。今天,您可以在PXI儀器卡上安裝64個高速數字通道,在典型的儀器卡上安裝192個通道。這種通道密度水平可以並行測試多達32,64或數百個DUT。

矽雙極技術歷來用於ATE引腳電子集成電路。這是因為需要針對引腳的大電壓擺動,並且較舊的雙極技術中的雙極晶體管的擊穿電壓可以支持這些要求。近年來,矽鍺(SiGe)BiCMOS技術也被考慮用於PE。 SiGe技術中有多種雙極器件類型,可以在擊穿電壓和器件FT之間進行權衡。此外,SiGe雙極型器件的發射極特徵尺寸允許將多個PE通道集成到同一個芯片上,以及一些CMOS支持電路用於引腳電子元件的控制。這是因為能夠利用SiGe BiCMOS技術中的CMOS器件,通道長度為0.35 mm至0.18 mm。


Mystery:SOC Octal 500 MHz Pin Driver

目前,對於支持板級產品的引腳電子產品,針對汽車等市場,以及用於測試當前和未來的SOC,針對許多新興市場的大批量市場,使用先進的ATE,成本仍需考慮雙極性每個頻道($ /頻道)已經成為這些新測試平台的一個問題,CMOS已成為雙極的競爭對手,原因有很多。 ATE電子設備的當前和未來驅動力是降低ATE中的$ /通道以及每個通道的物理板尺寸,這對於雙極或SiGe BiCMOS來說是一個困難的主張。模擬混合信號CMOS技術節點繼續向下驅動,以及相關的擊穿電壓,但是為這些技術增加了一些專用器件,例如可變漏極器件,可實現具有高擊穿電壓(HV)的模擬混合信號CMOS器件,允許在模擬混合信號CMOS中包含引腳電子器件。目前的高壓設備支持> 30V擊穿,這將演變為> 50V。目前的PE CMOS解決方案正在從180納米遷移到65納米,隨著該技術節點的減少,高壓設備的能力正在提高。   

ATE支持電子設備本身正在成為SOC,其中許多功能的集成在特定工藝中曾經是獨立的封裝器件,例如時序生成,現在能夠包含在具有高集成度的CMOS工藝中。將模擬和數字ATE功能集成到單個SOC中的能力提供了減小ATE的尺寸和成本的機會。此外,所有信號處理和數字校準都可以包含在芯片上,這將使設備更易於部署。目前在FPGA中實現定時發生器(TG)的ATE客戶現在有機會將此功能包含在包含PE的定制SOC中。此集成機會提供了在與PE相同的SOC上具有客戶特定TG IP的能力。與當前的FPGA解決方案相比,TG將為客戶提供更高的分辨率,更低的抖動以及更高的可編程性和靈活性。利用CMOS節點縮放,這也可以降低電路板上的美元/通道,降低功耗和占用空間。      

通過考慮利用HV CMOS器件來替換板上經典分立器件的功能,也可以實現ATE板尺寸的減小。這些CMOS HV器件還具有多個柵極,可以通過已知的設計技術利用這些柵極來支持大電壓擺動。 HV設備還可以將ATE功能(例如參數測量單元(PMU)和設備電源(DPS))集成在與PE和TG相同的SOC上,並支持單個芯片上的多個通道。因此,模擬混合信號CMOS技術通過集成多種器件類型來推動通道尺寸和成本的降低,這些器件類型歷來是分立表面貼裝(SMT)器件和不同工藝技術中的單獨封裝器件。隨著HV CMOS器件的頻率性能不斷提高,CMOS將有更多的機會與雙極和SiGe技術相媲美,取代ATE中歷史上兩極的功能。目前HV CMOS可支持> 200-400 MBps引腳電子設備。隨著模擬混合信號CMOS工藝的發展,這將演變為2-4 GBps,PE通道的數量超過8個。每個通道的電路板尺寸是一個關鍵考慮因素。所有可通過HV CMOS和小型幾何CMOS器件的集成而集成的功能都可以利用這項技術來實現。這將理想地導致具有大值電容器和CMOS SOC的電路板,並且這將電路板尺寸縮小到可能的最終物理極限。   

在提高通道密度方面,模擬混合信號CMOS提供的通道密度從每個芯片2個通道增加到每個芯片最常見的8個通道,每通道功耗比同類雙極產品低2到4倍。 CMOS技術節點的減少將實現更小的封裝,更低的功耗,更高的集成度和更低的成本。所有這些因素都將有助於減少CMOS將提供的雙極無法與之競爭的渠道。此外,當前的CMOS設計可以移植到較低節點,同時降低開發成本和生產成本。利用先進的模擬混合信號CMOS可以為ATE客戶開發SOC解決方案,從而降低最終ATE產品的成本/通道成本。隨著CMOS技術節點的不斷縮小,ATE的未來正在測試具有更高引腳數和更高速度的SOC。為了應對這些挑戰,需要ATE芯片解決方案與時俱進。對於PE而言,這是一個明顯的自然進步,並且支持ATE功能也可以縮小以便跟上。有機會實現這一趨勢,並繼續沿著這條道路前進,提供獨特的ATE解決方案,以更低的功率提供高速ATE解決方案,同時減少$ / channel和隨附的電路板空間。基於此實現的獨特ATE SOC解決方案可以為您的公司提供,並允許您提供在ATE市場中作為鑑別器的解決方案。    

Chinese
English Japanese Korean Chinese
滾動到頂部

提升產品選擇指南

點擊下方下載我們最新的產品選擇指南。

神秘

SOC Octal 500 MHz集成引腳電子/ DAC / PPMU /偏移校正

下載請求。請填寫下面的請求以接收我們的神秘數據表。

Europa ISL55180
PDF數據表

謝謝你填寫我們的表格。點擊下面的按鈕下載我們的PDF數據表。