반도체 칩렛 테스트의 복잡한 과제 해결
반도체 기술에서 칩렛은 단일 기판에서 독립적으로 또는 집합적으로 작동할 수 있는 모듈식 구성 요소로 등장했습니다. 하나의 장치에서 모든 기능을 관리하는 모놀리식 칩과 달리 칩렛은 특정 작업을 별도의 IC에 할당하여 설계를 간소화합니다. 이 모듈식 설계는 유연성, 최적화된 성능 및 효율성을 제공할 뿐만 아니라 이 기사에서 살펴보겠지만 테스트 및 검증과 관련하여 고유한 과제도 제시합니다.
칩렛 테스트는 복잡성 증가, 종종 밀도가 높은 프로세스 기술, 더 높은 성능에 대한 요구로 인해 어려운 작업을 제시합니다. 프로버는 칩렛이 완전한 솔루션으로 함께 패키징되기 전에 칩렛을 테스트하는 데 사용됩니다. 복잡한 상호 연결로 인해 밀도가 높은 칩렛으로 인해 프로버가 칩렛의 기능과 성능을 완전히 평가하기가 어렵습니다. 프로빙 단계에서 포괄적인 테스트가 부족하다는 것은 최종 테스트에서 수율 저하로 인해 비용이 많이 든다는 것을 의미합니다. 다른 과제로는 대량의 테스트 데이터 관리, 복잡한 인터페이스 프로토콜 탐색, 고속 요구 사항 충족 등이 있습니다. 그러나 이러한 문제를 해결하는 것은 최신 반도체의 기능과 성능을 보장하는 데 매우 중요합니다.
자동화된 테스트 장비로 Chiplet 테스트
ATE(자동 테스트 장비) 시스템은 프로버에 연결되어 집적 회로가 패키징할 준비가 되었는지 확인합니다. 일반적으로 패키징된 IC는 장치를 보다 포괄적이고 빠르게 검증하기 위해 ATE 단독으로 최종 테스트에서 다시 테스트됩니다. ATE 시스템과 프로버의 이러한 조합은 단일 기판에 결합되어 단일 패키지 IC와 유사하게 조립되는 칩렛을 테스트하는 데에도 사용됩니다. 단일 칩 프로빙과 멀티 칩 프로빙 프로세스는 동일해 보이지만 경제적인 이유로 멀티 칩 프로빙 요구 사항이 더 엄격합니다. 예를 들어, 90% 최종 테스트 수율을 생성하는 단일 다이를 프로빙하는 것으로 충분할 수 있지만 3칩렛 모듈(각 모듈이 90%를 생성함)의 총 수율은 73%에 불과합니다. 단일 칩의 프로브 탈출로 인해 좋은 패키지와 불량 다이가 폐기되는 반면, 모듈 구성에서는 값비싼 양호한 패키지와 불량 다이와 함께 두 개의 양호한 다이가 폐기될 수 있습니다. 또한 이는 최종 테스트 수율이 낮아져 전체 테스트 비용이 증가하게 됩니다. 이는 포괄적인 칩렛 프로빙의 중요성을 강조합니다.
프로브에서 칩렛으로 사용될 반도체를 테스트하는 데 따른 몇 가지 과제는 다음과 같습니다.
- 알려진 양호한 다이: 전통적으로 프로빙은 오류를 선별하는 데 사용되어 ATE의 패키지 테스트에서 큰 수율 저하를 방지합니다. ATE는 완전한 검증을 위해 보다 적합한 환경을 제공하여 최종 테스트에서 프로빙 중에 감지되지 않은 모든 것을 포착하도록 보장합니다. 칩렛은 완전한 패키지에서 다른 칩렛과 결합된 후 수율 저하를 방지하기 위해 다이 형태에서 철저하게 검증되어야 합니다. 이는 프로빙 단계의 테스트 기준이 단일 다이 패키지 부품보다 훨씬 높다는 것을 의미합니다.
- 신호 무결성: 칩렛은 일반적인 사용 중에 짧은 거리에 걸쳐 신호를 구동하도록 설계되었으므로 I/O는 전력 효율성에 최적화되어 상대적으로 출력이 약해집니다. 칩렛을 프로빙할 때 라인을 테스터로 다시 구동하기 위해 출력이 필요하며 이는 버퍼의 용량을 초과하는 요구 사항입니다. 이러한 제한으로 인해 테스트 시간이 크게 느려지고 빠른 속도로 테스트할 가능성이 없어집니다.
- 복잡한 상호 연결: 많은 칩렛이 프로토콜 변환기 역할을 하여 최종 패키지 제품이 여러 인터페이스와 통신할 수 있도록 합니다. 이러한 복잡한 프로토콜은 다이 수준에서 철저하게 검증되어야 합니다. 이를 위해서는 신호 손실이 있는 환경에서 속도 테스트가 필요합니다.
- 복잡한 디자인: Chiplets는 낮은 형상의 FinFet 기술을 자주 사용하여 믿을 수 없을 만큼 복잡한 설계를 만들어냅니다. 이러한 설계를 철저히 테스트하는 것은 더 느리고 더 어려운 프로세스가 됩니다. 신호 무결성 및 상호 연결 문제를 수용하기 위해 I/O 속도를 줄여야 하므로 이러한 복잡성이 더욱 가중될 수 있습니다.
- 처리량: 칩렛의 복잡성과 상호 연결 문제는 신속한 테스트에 심각한 장애물을 제시합니다. 이상적으로는 효율성을 높이기 위해 여러 다이를 병렬로 프로빙하는 것입니다. 그러나 칩렛의 I/O 수가 증가하면 훨씬 더 많은 수의 테스터 I/O가 필요해 병렬 테스트 프로세스가 복잡해집니다.
프로버 및 ATE 시스템을 사용하여 칩렛 테스트 문제를 해결하려면 반도체 테스트, 적절한 장비 선택 및 세심한 테스트 절차에 대한 전문 지식이 필요합니다. 효과적인 솔루션을 위해서는 칩 설계자, 테스트 엔지니어, 장비 제조업체 간의 협력이 필요한 경우가 많습니다.
칩렛 기반 반도체 테스트에 대한 새로운 대안 등장
Elevate는 칩렛 기반 반도체 테스트에서 새로운 전략을 개척하고 있습니다. 이들은 특정 반도체를 기존 ATE(자동 테스트 장비) 테스터에서 다음과 같은 다양한 테스트 이점을 제공할 수 있는 프로브 카드로 전환하는 방법을 모색하고 있습니다.
- 향상된 신호 무결성 및 최적화된 신호 라우팅: Pin Electronics와 DPS가 DUT에 근접해 있어 신호 경로가 더 짧고, 손실이 적고, 복잡하지 않으므로 DUT에서 신호 무결성이 향상됩니다. 고속 신호 무결성의 이러한 개선으로 속도 테스트가 가능해지며, 이는 최종 테스트에서 보다 포괄적인 테스트와 더 높은 수율로 이어질 수 있습니다. 또한 DPS에서 DUT까지의 경로가 짧아져 공급 저하가 줄어들고 잘못된 오류가 제거되며 전반적인 테스트 반복성이 향상됩니다.
- 테스터 복잡성 감소: 프로브 카드의 복잡성이 증가하는 반면 테스터의 복잡성은 감소합니다. 개발자는 테스트 중인 특정 칩렛에 맞게 프로브 카드를 최적화하여 성능을 향상하고 테스트 시간을 단축하는 동시에 복잡한 테스터가 불필요해지기 때문에 자본 지출을 줄일 수 있습니다. 또한 신호는 프로브 카드에서 발생하므로 '정확한 복사' 요구 사항이 여러 테스터 및 구성에 걸쳐 유지될 수 있습니다.
- 테스트 시간 단축: 프로브 카드에 더 많은 PE 및 DUT 핀을 배치하면 훨씬 더 많은 병렬 테스트가 가능하고 테스트 시간이 효과적으로 단축됩니다.
병렬 테스트: 이상적으로는 단일 터치다운에 최대한 가깝게 프로빙이 이루어져야 합니다. 커넥터 제약 조건을 제거함으로써 병렬 처리 범위가 엄청나게 증가하여 테스트 효율성이 크게 향상됩니다.
확장성: 일단 개발되면 프로브 카드 테스트 솔루션을 활용하여 더 낮은 개발 비용으로 유사한 칩렛을 테스트할 수 있습니다. - 사용자 정의: 프로버 기반 테스트 솔루션은 다양한 칩렛 설계의 특정 요구 사항을 충족하도록 사용자 정의할 수 있으므로 각 칩렛 구성에 대한 정확하고 맞춤화된 테스트를 보장합니다.
- 낮은 접촉 저항: 접촉 저항은 다양한 프로브 솔루션에서 일관되게 유지되지만 추가 감지 핀을 사용하면 원격 및 켈빈 감지가 용이해집니다. 이 기능은 교정이나 접촉 저항 보상에 유용합니다.
- 유연성: 프로버 기반 테스트 시스템은 다양한 칩렛 구성에 맞게 조정될 수 있으므로 다양한 칩렛 디자인을 테스트하는 데 적합합니다.
- 호환성: 프로브 카드에서 처리되는 기능 및 성능 매개변수가 많아지면 테스터에 대한 인터페이스가 덜 엄격해집니다. 이를 통해 선택한 테스터 플랫폼에 관계없이 정확한 파형을 DUT에 복사할 수 있습니다.
혁신적인 협업을 통해 칩렛 테스트의 미래를 개척하는 Elevate Semiconductor에 합류하세요.
Elevate Semiconductor는 ATE 반도체를 프로버 카드와 통합하여 반도체 테스트 분야의 발전을 선도하고 있습니다. 이 혁신은 향상된 신호 무결성, 더 빠른 테스트 및 다양한 칩렛 설계를 위한 맞춤형 솔루션을 약속합니다. 우리는 칩렛 테스트의 미래를 재편하고 반도체 테스트 기술의 지속적인 발전에 기여하기 위해 ATE 및 프로버 제조업체와의 파트너십을 적극적으로 모색하고 있습니다.
