아날로그 IC 디자인 엔지니어
로 아날로그 IC 설계 엔지니어, 소규모 팀과 협력하여 최첨단 ATE 집적 회로를 개발하게 됩니다. 선임 엔지니어의 지원과 멘토링을 통해 65nm CMOS에서 100+V BCD까지를 포괄하는 최첨단 고전압 및 혼합 전압/혼합 게이트 프로세스 기술에 대한 매우 복잡하고 고도로 통합된 솔루션을 설계하게 됩니다.
책임
- 다양한 고속 및 정밀 CMOS ATE 회로의 회로도 설계 및 시뮬레이션.
- 회로의 레이아웃, 검증 및 포스트 레이아웃 시뮬레이션. Monte Carlo, SOAC 및 코너 분석을 포함합니다. 채널 및 칩 레벨에서 혼합 신호 시뮬레이션.
- 전력, 성능 및 밀도를 최적화하는 혁신적인 회로 아키텍처를 개발하십시오.
- IC 특성화 및 ATE 특정 매개 변수 및 사용 조건에 대한 테스트 개발 및 검증 지원.
필수의 기술
- 전기 공학 학사 학위; 석사학위 우대
- 견고한 아날로그 CMOS 회로 설계 기본 사항.
- 복잡한 피드백 루프를 설계하고 분석하는 능력. 보상 체계의 안정성 분석 및 설계.
- 최고의 ATE 제품을 개발하기 위해 내부 및 외부 기능 (엔지니어링, 제조, 애플리케이션 등)과 원활하게 인터페이스 할 수있는 능력.
- IC 설계, 검증 및 제조주기에 대한 이해.
- 산업 표준 아날로그 및 혼합 신호 EDA 도구에 대한 경험. (Cadence/Mentor Graphics/Tanner. Cadence 또는 Mentor 도구를 사용하는 LVS 및 DRC.)
- 캘리포니아주 샌디에고에서 현장 근무가 가능해야 합니다.
환경 설정
- 고전압 (100V +) 및 혼합 전압 (다중 공급 레일, 6 개 이상) 설계에는 장점이 있습니다.
- 고속 다중 Gbps 회로의 설계 경험.
- 초 고정밀 및 정밀 회로의 설계 경험.
- BiCMOS 공정 기술을 사용한 설계 경험.
- ATE 특정 경험은 도움이되지만 필수는 아닙니다.
- 칩 레벨 시뮬레이션 및 검증을위한 아날로그 회로의 동작 모델링. ·
- 어느 정도의 프로그래밍 능력은 강력한 플러스입니다. Verilog, VerilogA, C, C ++.
