模擬集成電路 設計工程師
作為一個 模擬IC設計工程師，您將與一個小團隊合作開發領先的 ATE 集成電路。您將在高級工程師的支持和指導下，利用領先的高壓和混合電壓/混合柵極工藝技術（包括 65nm CMOS 到 100+V BCD）設計非常複雜且高度集成的解決方案。
職責
- 各種高速、精密CMOS ATE電路的原理圖設計和電路仿真。
- 電路的佈局、驗證和佈局後彷真。包括蒙特卡羅、SOAC 和角點分析。通道和芯片級的混合信號仿真。
- 開發創新的電路架構以優化功耗、性能和密度。
- IC 表徵以及測試開發支持以及 ATE 特定參數和使用條件的鑑定。
必需的 技能
- 電氣工程學士學位；碩士學位優先
- 紮實的模擬 CMOS 電路設計基礎。
- 能夠設計和分析複雜的反饋循環。穩定性分析和補償方案設計。
- 能夠與內部和外部職能部門（工程、製造、應用等）無縫對接，開發領先的 ATE 產品。
- 了解 IC 設計、鑑定和製造週期。
- 具有行業標準模擬和混合信號 EDA 工具的經驗。 （Cadence/Mentor Graphics/Tanner。使用 Cadence 或 Mentor 工具的 LVS 和 DRC。）
- 必須能夠在加利福尼亞州聖地亞哥現場工作。
偏好
- 高電壓 (100V+) 和混合電壓（多個電源軌，6 個或更多）設計經驗優先。
- 高速多 Gbps 電路的設計經驗。
- 具有超高精度和精密電路的設計經驗。
- BiCMOS 工藝技術的設計經驗。
- ATE 特定經驗會有所幫助，但不是必需的。
- 用於芯片級仿真和驗證的模擬電路的行為建模。 ·
- 有一定程度的編程能力者優先。 Verilog、VerilogA、C、C++。
