次世代の半導体テストの推進

電話: +1 858 451 7240

デジタルIC設計エンジニア

Elevate Semiconductor は、半導体およびシステム テスト業界の最も厳しい ATE 要件に対応する世界クラスのテスト集積回路 (IC) を提供することに注力しています。主任デジタル IC 設計エンジニアとして、デジタル回路設計の将来を形作る上で極めて重要な役割を果たします。このポジションには、革新的な考え方と、構想から実装の成功までプロジェクトをリードする能力が必要です。

この職務では、複雑なデジタル回路の設計と実装を監督し、アナログ コンポーネントとのシームレスな統合を実現します。部門横断的なチームと緊密に連携し、厳格なパフォーマンスとコストの目標を満たす革新的な回路ソリューションを開発します。設計サイクル全体を通じて強力なリーダーシップを発揮することが、高品質の成果を生み出し、プロジェクトの期限を守るために不可欠です。

このポジションでは、カリフォルニア州サンディエゴのハイブリッド環境で現場で働く必要があります。

責任

  • デジタル集積回路の設計とアーキテクチャを主導し、仕様と要件を定義します。
  • プロジェクトの実行を監督し、設計、検証、実装の各フェーズを通じてチーム メンバーを指導します。
  • アナログ設計チームと協力して、デジタル コンポーネントとアナログ コンポーネントの効果的な統合を実現します。
  • タイミング制約を確立し、合成、フロア プランニング、配置配線 (PnR)、タイミング解析などの設計フローを管理します。
  • SystemVerilog または UVM で堅牢なテストベンチを作成し、設計の機能とパフォーマンスを検証します。
  • ジュニアエンジニアを指導し、デジタル設計とベストプラクティスのスキルを育成します。
  • 高い品質基準を維持しながら設計プロセスを合理化する設計方法論を実装します。

必要 スキル

  • 電気工学の学士号が必須。修士号が望ましい。
  • デジタル IC 設計における 5 年以上の経験。
  • SystemVerilog と UVM に精通し、検証環境での実践経験があること。
  • 合成、PnR、静的タイミング解析 (STA) などのデジタル設計ツールと方法論に関する専門知識。
  • 実証されたリーダーシップスキルと多面的なプロジェクトを管理する能力。
  • 優れた問題解決能力と強力な分析スキル。
  • 口頭と書面の両方での効果的なコミュニケーションスキル。

環境設定:

  • スクリプト言語と自動化ツールの経験。
  • ATE テスト環境に精通していることは有利です。
  • エンジニアリング チームの指導またはリーダーシップの経験があれば有利です。
Japanese

Elevateでのインターンシップ

ご興味をお持ちいただきありがとうございます。以下のリクエストフォームに記入してください。ご連絡させていただきます。

Elevateでのキャリア

ご興味をお持ちいただきありがとうございます。以下のリクエストフォームに記入してください。ご連絡させていただきます。

ホイットニー

2 チャンネル 60V+ @1A PPMU

ダウンロードリクエスト。 WHITNEY の暫定データシートを受け取るには、以下のリクエストに記入してください。

レーニア

8 チャンネル 2Gbps ピンエレクトロニクス/DAC/PPMU/デスキュー

ダウンロードリクエスト。 RAINIER 暫定データシートを受け取るには、以下のリクエストに記入してください。

昇格製品選択ガイド

下記をクリックして、最新の製品選択ガイドをダウンロードしてください。

神秘

8 チャンネル 500MHz ピンエレクトロニクス/DAC/PPMU/デスキュー

ダウンロードリクエスト私たちのミステリーデータシートを受け取るために以下の要求を記入してください。

ISL55180(ヨーロッパ)
PDFデータシート

下のボタンをクリックして PDF データシートをダウンロードしてください。